CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - m序列 编码

搜索资源列表

  1. V+m511

    0下载:
  2. M序列编码-M coding sequence
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:65.37kb
    • 提供者:sss
  1. m15

    0下载:
  2. 扩频通信M序列,编码,通用VHDL语言-M sequence spread spectrum communication, coding, generic VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:74.18kb
    • 提供者:sss
  1. interweave_1

    0下载:
  2. 用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入,按列读出的方法实现。主要包括:信源信号产生(20位的m序列),交织器,解交织器。为实现流水线的操作,采用了两个交织器和两个解交织器,当一个写入数据的时候,另一个读出数据。-Implementation using VHDL language features Interleaved Coded deinterleave code. Intertwined with by line write, read out by colu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:36.37kb
    • 提供者:李修函
  1. hanming

    0下载:
  2. 产生m序列作为输入信号,能够实现(7,4)汉明码编码和译码功能。同时,还有加噪模块。 在QuartusII工作环境下使用-M sequence generated as the input signal, can be achieved (7,4) hamming code encoding and decoding functions. There are also additional noise modules. Working environments in the QuartusI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:399.58kb
    • 提供者:张婕
  1. hamming_encodeadecode

    1下载:
  2. 用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错,然后将其纠错译码并输出,详细过程见仿真。-Written by Verilog m sequence of procedures for coding and decoding Hamming codes. Concrete realization of m sequence to produce its (7,4) hamming code and a mistake, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:301.46kb
    • 提供者:周杰奏
  1. cml

    0下载:
  2. 基于Verilog的数字基带通信系统 3. 项目描述:本系统为通信原理课程设计课题之一,用Verilog语言编写数字基带通信系统的应用程序,完成P=31的m序列的生成,并进行HDB3编码传输,在接收端进行译码接收。-Verilog-based digital baseband communication system 3. Project Descr iption: The system is one of the topics Communication Theory course des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:248.01kb
    • 提供者:chengmengli
  1. communications_1

    1下载:
  2. 用vhdl代码描述的通信系统仿真程序。包括信源(20位m序列),crc编码(采用串行算法),加噪(用22位m序列产生稀疏的1,然后和编码后的数据异或)。-Vhdl code with the simulation program described in the communication system. Including the source (20 m sequence), crc code (using the serial algorithm), noise (with 22 m se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:472.3kb
    • 提供者:李修函
  1. communications_2

    2下载:
  2. 用vhdl代码描述的通信系统仿真程序。包括信源(20位m序列),crc编码(采用串行算法),加噪(用22位m序列产生稀疏的1,然后和编码后的数据异或),crc解码,数据串行输出。 -Vhdl code with the simulation program described in the communication system. Including the source (20 m sequence), crc code (using the serial algorithm), no
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-08
    • 文件大小:117.67kb
    • 提供者:李修函
  1. hm

    0下载:
  2. 汉明编码和解码的硬件描述语言(verilog),其被编解码的数据为M序列。 建议运行软件为Quartus.-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:305.43kb
    • 提供者:
  1. 2011-diansai-E

    0下载:
  2. 2011年 电赛 E题 简易数字信号传输性能分析仪FPGA信号发生部分 包括m序列,伪随机序列,曼彻斯特编码 程序 和单片机部分程序-2011 CEC E title simple digital signal transmission performance analyzer FPGA signal part of the program and single-chip part of the program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.55mb
    • 提供者:费翔
  1. m_sequence

    0下载:
  2. 用verilog语言描述了M序列(伪随机通信)的编码、解码、纠错等功能,本人通过了Quartus II 以及Modelsim的仿真。-Verilog language descr iption of the M sequence (pseudo-random communication) encoding, decoding, error correction, I passed the Quartus II and Modelsim simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:5.74kb
    • 提供者:周青晖
  1. Design-exercise-M_sequence

    0下载:
  2. 通信系统电路设计练习: M序列编码/解码器的设计 作业的背景及训练目的 为了给通信专业的同学们提供一个设计实践的机会,在最短的时间段内掌握数字设计的动手能力,提高Verilog语言的使用能力,所以专门设计了这样一个难度适中的数字通信系统设计练习。本练习是根据工程实际问题提出的,但为了便于同学理解,对设计需求指标做了许多简化。希望同学们在设计范例和老师的指导下,一步一步地达到设计目标。期望同学们能在两至三周内,参考设计范例,独立完成自己的设计任务,在这一过程中学习用Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:138.31kb
    • 提供者:
  1. shuzixinhao

    0下载:
  2. 使用verilog编程,实现m序列发生,m转化为曼彻斯特编码。已经过仿真,拥有vt文件。-Use verilog programming, the realization of m sequence, m into Manchester coding. Simulation, has been with vt.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.36mb
    • 提供者:谢华
  1. e12HDB3

    0下载:
  2. 清华大学电子工程系 HDB3实验报告 包括:M序列发生器,编码器,解码器-Electronic Engineering, Tsinghua University HDB3 lab report include: M sequence generator, encoders, decoders
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.65mb
    • 提供者:夏冬
  1. m_xulie

    0下载:
  2. m序列发生器,并进行曼彻斯特编码,亲自编写,已经经过验证-m-sequence generator, and Manchester encoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:5.77mb
    • 提供者:许超
  1. m_manche

    0下载:
  2. 有关于M序列的曼彻斯特编码,亲自验证有效。(The Manchester code of the M sequence is personally validated.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:2.96mb
    • 提供者:紫芩
搜珍网 www.dssz.com