搜索资源列表
FPGAdezizhixingSPWMboChengXu
- 基于FPGA的自治型SPWM波形发生器的设计！正弦脉宽调制（SPWM）技术在以电压源逆变电路为核心的电力电子装置中有着广泛的应用，如何产生SPWM脉冲序列及其实现手段是PWM技术的关键。大家共同探讨哈！-FPGA based SPWM autonomy-based waveform generator design! Sinusoidal pulse width modulation (SPWM) technology in the voltage source inverter circuit
DigitalClockSystem
- Pulser generate pulse
randon_numder_generator
- random number generator it generate random number continousely on clk pulse
Tug-of-War-Game
- 拔河游戏机需要9个发光二极管排成一行，开机后只有中间一个亮点，以此作为拔河的中间线，游戏双方各持一个按键，迅速、不断地按动产生脉冲，哪方按得快，亮点就向哪方移动，每按一次，亮点移动一次。移到任一方二极管的终端，该方获胜，此时双方按键均无作用，输出保持，只有经复位后才能使亮点恢复到中心线。-Tug of War game 9 LEDs need to line up, the boot after only a bright spot in the middle as the middle lin
pwm16bit
- 可以产生16位pwm波，脉宽可调，频率固定，可以作为学习资料。-Can generate 16-bit pwm wave, pulse width adjustable, fixed frequency, can be used as learning materials.
onepulse
- VHDL code for generate one pulse signal.
FIFO-verilog
- 本实验完成的是8位异步FIFO的设计，其中写时钟100MHz,读时钟为5MHz，其中RAM的深度为256。当写时钟脉冲上升沿到来时，判断写信号是有效，则写一个八位数据到RAM中；当读时钟脉冲上升沿到来时，判断读信号是有效，则从RAM中把一个八位数据读出来。当RAM中数据写满时产生一个满标志，不能再往RAM再写数据；当RAM中数据读空时产生一个空标志，不能再从RAM读出数据。-In this study, completed the 8-bit asynchronous FIFO design,
8-lights-the-controller-design
- 八路彩灯控制器的设计.数字钟的主体是计数器,它记录并显示接受到的秒脉冲个数,其中秒和分为模 60 计数器,小时为模 24 计数器,分别产生 2 位 BCD 码-8 lights the controller design.A digital clock are the subject of counter, it recorded and display to receive the number of second pulse, including seconds and divided in
edmxk1b
- 产生脉宽和脉停，根据不同档位可以选择不同的脉宽和脉停。占用资源少。已经实际使用-To generate pulse width and pulse stopped, according to the different stalls can choose a different pulse width and pulse stop. Occupy less resources. Have been the actual use of
plljishi
- 利用脉冲计数产生一个脉宽可调的脉冲，然后作为使能信号送给计数器。测试在具有不同相位时钟下的计数效果，太过设置计数频率，可发现不同相位的时钟计数差别，经验证-Pulse counting to generate a pulse width adjustable pulse, and then as an enabling signal is sent to the counter. Test in a different phase clock count, too set the count f
6counter
- 六进制计数器，输入必需是二进制数.用555定时器来产生1HZ的信号脉冲，作为CP的输入信号-Hex counter, enter the required binary number. 1HZ signal pulse 555 timer to generate the input signal as the CP
Pulse
- 脉冲*生器,用于产生激励的触发脉冲群，也可用于干扰脉冲群产生-Burst generator, for generating a trigger pulse excitation group can also be used to generate the noise burst
traffic-light
- （1） Divid 模块：1Hz 分频模块，开发板提供50MHz 的系统时钟，而该设计交通灯 转换以秒为计时单位，对50MHz 分频得到1Hz 脉冲信号。 （2） Divid_200 模块: 200Hz 分频模块,用于产生动态扫描模块的时钟。一个数码管 稳定显示要求的切换频率要大于50Hz，那么4 个数码管则需要50×4＝200Hz 以上 的切换频率才能看到不闪烁并且持续稳定显示的字符，因而扫描频率设定为 200Hz。 （3） Control 模块：A、B 方向红绿灯控制
DDS-pulse-random
- 数字频率计，该代码可用于产生任意频率的脉冲-this code is used to generate pulse
F0501
- 汽车VCU控制器测试工装的程序，STM32单片机扩展总线读写FPGA内部RAM，DDS方式产生PWM，PWM频率，脉宽测量功能(Automotive VCU controller test tooling procedures, STM32 microcontroller expansion bus read and write FPGA, the internal RAM, DDS way to generate PWM, PWM frequency, pulse width measurem
pulse
- 这是一个方波程序，在quartus平台编写，可以通过设置参数生成方波信号。(This is a square wave program, written in the quartus platform, you can generate square wave signals by setting parameters.)
ex1_601
- 该程序可产生周期脉冲，脉冲宽度及周期大小可通过改变相关数值调节。(The program can generate periodic pulse, pulse width and cycle size can be adjusted by changing the correlation value.)