搜索资源列表
hilbert_transformer.tar
- hilbert 变换的vhdl源代码，来源于网上，本人也做过简单的8抽头的，但这个的算法还没搞懂，希望懂行的下载了研究一下，给个中文的简单的说明！-hilbert transform VHDL source code from the Internet, I have been a simple 8-tap, but even before they get to know this algorithm, I hope knowledgeable downloaded to look for a
CORDIC
- ：CORDIC算法将复杂的算术运算转化为简单的加法和移位操作，然后逐次逼近结果。这种方法很好的兼顾了精度、速度和硬件复杂度，它与VLSI技术的结合对DSP算法的硬件实现具有极大的意义，因而在数字信号处理领域得到了广泛应用。本文首先简要介绍了CORDIC算法的原理，然后详细描述了双模式（旋转/向量）CORDIC算法的预处理和后处理，并且基于FPGA实现了流水线双模CORDIC算法。-By converting complex arithmetic into simple operations su
lcd
- 改VHDL程序通过简单算法实现 宫殿显示 可供初学者参考，极有价值！-VHDL procedures changed through a simple algorithm for beginners palace show reference, very valuable!
38
- 程序提供了一种高效简单的38译码器的算法，非常实用-Procedure provides a simple and efficient algorithm decoder 38, a very practical
chuanrubingchu_jicunqi
- 程序提供了一种简单高效的并入串出寄存器的算法，非常实用-Procedure provides a simple and efficient string into a register algorithm, very useful
trafficlight
- 程序提供了一种简单高效的模拟交通灯控制器的算法，非常实用-Procedure provides a simple and efficient simulation algorithm for the traffic light controller, very useful
2DImageFilterByVHDL
- 用VHDL语言编程实现2维图像的滤波算法，简单精辟-VHDL programming language used to achieve 2-D image filtering algorithm, simple brilliant
project_01_Booth_Algorithm
- Booth Algorithm 是一種較簡潔的有號數字相乘的方法，即利用位元掃描方式，跳過00、11以增快速度-Booth Algorithm is a relatively simple figure has multiplied its way, that is, using bit scan mode, skip to 00,11 by fast
sin.tar
- 神奇的sin波生成verilog源码，非常简单的代码无需乘法即可生成sin,cos，值得搞算法的人借鉴-Magic sin wave generated Verilog source code, the code is very simple multiplication can be generated without sin, cos, worthy people from engaging in algorithm
book
- Verilog HDL与VHDL都是数字系统设计的硬件描述语言，VerilogHDL适合算法级，rtl，逻辑级，门级，而VHDL适合特大型的系统级设计。针对这些特点这两本书深入浅出的介绍了这两种语言。-Verilog HDL and VHDL design of digital systems is the hardware descr iption language, VerilogHDL suitable algorithm level, rtl, logic level, gate-lev
nr_divider
- This a simple vhdl code that perform division using the non restoring algorithm which is often handy-This is a simple vhdl code that perform division using the non restoring algorithm which is often handy
4bitlock
- 本文以在PFGA芯片中实现一个简单的可控正弦信号发生模块的设计为例，详细介绍DSP Builder的使用方法，从而有介绍一种另外PFGA—DSP算法的程序方法。-In this paper, in the PFGA chip to achieve a simple sinusoidal signal control module design as an example, detailing the use of DSP Builder methods, thus introducing a k
viterbi
- 对于语音信号的Viterbi算法的简单仿真实现 在QuartusII下-Viterbi algorithm for speech signals simple simulation to achieve in the next QuartusII
veriloghdl
- Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。-Verilog HDL is a hardware descr iption language, used from the algorithm level, gate-level to switch level design of a variety of
memtest
- 在数字系统中，一般存在多个芯片，利用不同的特点用于实现不同的功能，一般都包含CPU,FPGA,AD,DA,memory，ASSP（专用标准模块）,ASIC等。CPU用于进行智能控制，FPGA进行硬件算法处理和多设备接口，AD进行模数转换，DA进行数模转换，memory存储临时数据。因此，FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入，数据输出，双向通讯，指令传递，地址管理，不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
qj
- 全加器。使用Vhdl语言实现数字电路全加器功能，算法比较简单，供初学者参考。-Full adder. Digital circuits using Vhdl language full adder function, the algorithm is relatively simple for advanced users.
meter_bucket_renew
- 实现一个简单的令牌桶算法（按照固定速率向桶中放钱。 传送信息包要按照大小花钱买。 钱够了就送出 钱不够就要等候储蓄 ）-Implement a simple token bucket algorithm (Putting the money into the bucket at a fixed rate and pay the price according to the information size which you need to send. The informati
myfft64_final
- 通过调用quartus ii中的宏模块，优化源代码。这样，我们就能节能自己优化代码的时间。源代码中的FFT是基—2算法。-By calling the quartus ii macro module, optimize the source code.so,we can save the time to optimize the source code by yourself.This code is base-2 of FFT algorithm,a simple algorithm to r
FPGA--AES-algorithm
- 本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
PWM_LED
- 该程序利用ISE软件实现了FPGA控制的PWM波形的发出，给了一个简单的算法，频率可调-The program utilizes the ISE software FPGA to control the issue of PWM waveform, and gave a simple algorithm, frequency adjustable