CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - space time

搜索资源列表

  1. stbcmimoofdmnew

    0下载:
  2. space time block code new
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:22453
    • 提供者:lenin
  1. FPGA_Based_Real-time_Adaptive_Filtering_for_Space

    0下载:
  2. FPGA Based Real-time Adaptive Filtering for Space Applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:314475
    • 提供者:asia
  1. ee

    0下载:
  2. 一个七段解码器模块,c2~c0是解码器的3个输入,当输入值不同时,输出不同的字符。如表中所示,当输入值为100~111时,输出空格,即数码管全暗。七段数码管的不同段位用数字0~6表示,注意七段数码管是共阳极的,即各管段输入低电平时,数码管亮;否则数码管暗。 -A seven-segment decoder module, c2 ~ c0 is a 3 input decoder, when the input value is not the same time, the output of d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2100
    • 提供者:潘小丽
  1. Channel_EstimationMIMO

    0下载:
  2. 本文对MIMO技术中的信道估计、空时编码和单载波频域均衡技术(SC-FDE)及其在FPGA上的实现进行了深入的研究-In this paper, MIMO channel estimation techniques, space-time coding and single-carrier frequency domain equalization (SC-FDE) and its implementation on FPGA-depth study carried out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1150259
    • 提供者:w
  1. 7-4-linear-space-time-block-codes-

    0下载:
  2. 7-4线性分组码编码器 vhdl描述-7-4 linear space-time block codes encoder vhdl derect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:185793
    • 提供者:郭少华
  1. vhdl

    0下载:
  2. 用VHDL实现加法 使用最小的计算时间以及最小的运算空间-Addition to the minimum computation time and minimal operator space using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1993
    • 提供者:xuxiaodong
  1. trivi_generator

    0下载:
  2. trivium code is used to implement both hash and strean cipher,it reduces both time and space
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2941
    • 提供者:suma
  1. MOTION_DECT

    1下载:
  2. 在EP3C16 FPGA开发板上实现了对数字摄像头的数据采集,颜色空间变换并进行摄像头中的运动物体进行检测,并实时的显示在VGA显示器上。使用quartus 10.0打开,注意不要使用中文路径。-In EP3C16 FPGA development board to achieve the right digital camera for data acquisition, color space conversion and for the camera to detect moving ob
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-24
    • 文件大小:1606656
    • 提供者:恣意
  1. rs_decoder_31_19_6_latest.tar

    0下载:
  2. 31.19解码器-   RS code is the BCH code of multi-systerm, after a long time of development, the theory and technology of RS code has been rather mature that it can rectify burst error and random error at the same time, especially burst error. It is widel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:26086
    • 提供者:贺文忠
搜珍网 www.dssz.com