搜索资源列表
FPGA
- 利用FPGA来实现一个简单的医疗呼叫系统，使用语言VERILOG-FPGA to realize the use of a simple medical call system, the use of language VERILOG
61003107
- 公 共 电 话 通 话 计 费 系 统 在本课程中所选择的课题是用Verilog HDL实现的公共电话。该公共电话所实现的功能有打电话、修改密码。 公共电话共包括以下几个状态：挂机、待机、身份确认、修改密码、通话等五个状态。-The pay phone converses to charge system In this course the topic chosen is use Verilog HDL carry out of pay phone.The function carri
RealizationofdigitaldownconversionbyFPGA
- 介绍在FPGA 器件上如何实现单通道数字下变频（DDC）系统。利用编写VHDL 程序和调用部分IP 核相结合的方法研究了数字下变频的FPGA 实现方法,并且完成了其主要模块的仿真和调试,并进行初步系统级验证。-Introduced in the FPGA device on how to achieve the single-channel digital down conversion (DDC) system. VHDL procedures and the use of the prepa
vhdl
- 该系统通过顶层模块，调用7底层模块实现。7大模块底层模块为：理想信源数据接收模块，理想信源数据缓存模块，LAPS成帧模块，加扰并发送LAPS帧模块，接收LAPS帧并解扰模块，接收LAPS帧数据缓存模块，解帧并发送数据给理想信源模块。另，还有一个fifo模块，以便两个缓存模块调用。-The system top-level module, called 7, the bottom module. Bottom-7 module module: the ideal source of data re
biyeshejiyuandaima
- 智能打铃系统源代码 功能题目名称： 基于FPGA的智能打铃系统的设计 基本要求：1、基本计时和显示功能（用12进制显示）：包括上下午标志； 2、能够设置当前时间； 3、能够实现基本打铃功能，规定： 上午06：00起床铃，打铃5s,停2s，再打铃5s； 下午10：00熄灯铃，打铃5s,停2s，再打铃5s。 重点研究问题：进行模块划分，并实现各模块的功能； -Smart features a bell system source code Title Name:
The-FPGA-high-speed-data-acquisition
- 摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技 术参数、内部结构和工作原理，I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采 集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流，实时性要求高，充分利用FPGA 的并行处理能力，对输入信号实行同时采样、分时进行A/D转换，通过在FPGA片上构建的DRAM 进行数据的快速传输。FPGA在系统中承担了较多的实时任务，使DSP芯片TMS32
trafficagain
- 此程序是以VHDL来设计真实世界交通灯控制系统。经过下载到FPGA中调试，证明其真实可用。为了方便调用，特地将程序分成两个部分，包括主函数和一个数码管显示子程序。-This program is based on VHDL to design real-world traffic light control system. Been downloaded to the FPGA debugging, to prove its real available. Order to facilitate
sick_room_call
- 数字电路课程设计题目：病房呼叫系统的FPGA实现。实现了题目要求：支持呼叫记忆功能，有呼叫优先级，护士值班室可给予病房呼叫响应信号。-Digital Circuit Design Title: FPGA implementation of the ward call system. The subject of the request: support call memory function, call priority, nurse duty room can give the ward c
296517dcm
- 基于ISE 12.4的IP 核调用 DCM 其功能是将开发板上的系统时钟变为任意的所需时钟 适合初学者学习-ISE 12.4 IP core based on DCM and its function is to call the board will develop into any desired system clock clock for beginners to learn
Phone-Call-Meters-by-Quartus9.2
- 本次设计主要基于FPGA器件完成了一个IC电话计费器的设计，其能够显示用户IC的卡值余额，并能够根据用户当前的话务种类和通话时间进行扣费，并将用户的实时余额和通话时间通过4位LED七段显示器显示出来。整个设计过程采用自顶向下的分块设计方法，即将整个电话计费系统分为电话计费、计时模块和显示模块两大模块，其各模块的实现是基于QuartusⅡ9.2平台使用DE0硬件描述语言编程实现的。-This design is mainly based FPGA devices completed a telep
Modelsim-System-verilog-calls-DPI
- 本文给出了在Modelsim开发环境下，如何在systemverilog中利用DPI调用C函数的具体方法。-This paper gives a specific way to call C functions in DPPHs in systemverilog in Modelsim development environment