搜索资源列表
-
0下载：
同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。
系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零
-synchronous serial data transmission circuit SSDT the basic function is to convert parallel data into seri
-
-
0下载：
同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。
系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零
-synchronous serial data transmission circuit SSDT the basic function is to convert parallel data into seri
-
-
0下载：
时钟同步模块：通过时钟同步模块，将模拟前端提取的时钟信号和数据进行同步，使得数字后端可以正确读取数据。-Clock synchronization module: The clock synchronization module, the analog front-end of the clock signal extraction and data synchronization, making the number of back-end data can be read correctly
-
-
0下载：
FPGA异步时序转同步时序模块 位宽（bit） -FPGA asynchronous transfer timing synchronization timing module Width (bit)
-
-
0下载：
华为内部资料，整理分享给大家，内容如下：
1.Proverilog编码规范(草案)
2.华为_Verilog HDL电路设计指导书
3.华为内部培训资料linux 基础
4.华为同步电路设计规范
5.华为-硬件工程师
6.静态时序分析与逻辑设计-
Huawei internal books, organize to share to you, reads as follows:
1.Proverilog coding standard (draft)
2.th
-
-
0下载：
该小数分频器利用VHDL语言，在同一程序中实现了分频比交错、累加器分频两种方式。采用同步时序。-The decimal prescaler use VHDL language, in the same procedure to realization of points staggered, frequency than accumulators points frequency in two ways. The timing synchronization.
-
-
0下载：
FPGA重要设计思想及工程应用之时序及同步设计-FPGA the important design thinking and engineering applications of timing and synchronization design
-
-
0下载：
设计一个数据宽度8bit，深度是16的
同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。
要求FIFO的读写时钟频率为20MHz，
将1－16连续写入FIFO，写满后再将其读出来（读空为止）。
仿真上述逻辑的时序-Design a data width 8bit depth of 16 the synchronization FIFO (read and write with the same clock), EMPTY, FULL output fla
-
-
0下载：
通过对其编程可输出RGB三基色信号和HS 、VS行场扫描同步信号。当 CPLD接受单片机输出的控制信号后，内部的数据选择器模块根据控制信号选通相应的图像生成模块，输出图像信号，与行场扫描时序信号一起通过15针D型接口电路送入VGA显示器，在VGA显示器上便可以看到对应的彩色图像。-Through its programming output RGB trichromatic signals and synchronization signals HS, VS line field scannin
-
-
0下载：
华为公司在进行FPGA/CPLD设计时针对毛刺干扰及时序匹配所采取的同步化策略-Huawei making FPGA/CPLD design and timing match against glitch synchronization strategies adopted
-
-
0下载：
实现vga的实现odule VGA(
clock,
switch,
disp_RGB,
hsync,
vsync
)
input clock //系统输入时钟 50MHz
input [1:0]switch
output [2:0]disp_RGB //VGA数据输出
output hsync //VGA行同步信号
output vsync //VGA场同步信号
reg [9:0] hcount //VGA行扫描计数器
re
-
-
0下载：
对20MHZ时钟进行分频。之后用分频后的频率作为时钟信号同步后级的模16计数器。4位计数器输出信号可以用来控制MUX进行数据通道的定时采集。-To 32 magnitude optional 20 MHZ clock frequency division.After using crossover frequency as the clock signal synchronization after level 16 counter modules.Four counter output sig
-
