CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - uart altera

搜索资源列表

  1. cuart

    0下载:
  2. 有关UART的源程序,基于Altera 的 。很好用的,希望对大家有帮助
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.35kb
    • 提供者:曙光
  1. uart

    1下载:
  2. uart的vhdl实现,包含完整quartus工程文件,相信会有较大帮助-uart vhdl quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:207.86kb
    • 提供者:Carlin
  1. miniUART

    0下载:
  2. 自适应波特率的通用异步串行接口电路(UART)的VHDL源码,在ALTERA上运行成功-Adaptive baud rate of the universal asynchronous serial interface circuit (UART) the VHDL source code, to run successfully in ALTERA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:9.2kb
    • 提供者:甘甜
  1. UART_DMA

    0下载:
  2. 基于ALTERA公司的NIOSII的串口通信DMA传输设计-NIOSII based on ALTERA s DMA transfer of the serial communication design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.82mb
    • 提供者:王超
  1. nios

    0下载:
  2. altera ep2c8V2 开发实例 timer uart I2C key interrupt 等-altera ep2c8V2 examples timer uart I2C key interrupt etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11.22mb
    • 提供者:chris
  1. uart16450

    1下载:
  2. uart 16450合集,xilin altera lattice-collection of uart controller 16450
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-11
    • 文件大小:803.48kb
    • 提供者:jhv
  1. jtag_uart

    1下载:
  2. Configuration and usage of Altera s JTAG UART.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.39mb
    • 提供者:shahbaz
  1. URAT_VHDL_CODE

    0下载:
  2. altera公司的fpga源代码,用VHDL编写的uart程序。-altera' s fpga source code, uart program written using VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:31.55kb
    • 提供者:张东
  1. SOPC_UART

    0下载:
  2. altera公司的ep1c240c8n,串口调试程序vhdl\nios ii8.0代码等-altera company ep1c240c8n, serial debugger vhdl \ nios ii8.0 code. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.05mb
    • 提供者:张东
  1. fifoed_avalon_uart9.1_applicaton

    0下载:
  2. 用于Altera Avalon总线的、具有FIFO缓冲的Uart数据串口IP核以及应用于Nios2的、真正可运行的、容易移植的C代码。-Fifoed avalon uart IP core and C code for the IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:200.79kb
    • 提供者:xmar
  1. UART_Verilog

    0下载:
  2. Altera FPGA的UART通讯程序-Altera FPGA' s UART communication program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:483.67kb
    • 提供者:bobpark
  1. UART

    0下载:
  2. 异步串口收发程序,波特率4800。VHDL写成。在ALTERA开发板上测试成功。-This is a UART program, with a fixed 4800bps. Tested successfully on an Altera divice.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.41mb
    • 提供者:王羽
  1. uart_lcd1602

    0下载:
  2. 点亮altera公司DE2代开发板的1602液晶,采用niosII方法。-Light the LCD1602 of the altera DE2 board with the niosII method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.49mb
    • 提供者:王郑帼
  1. altera-uart

    0下载:
  2. ALTERA UART sopc 软核的VHDL描述-ALTERA UART VHDL DESCRIBE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:8.96kb
    • 提供者:pengli
  1. UART-VHDL-QUARTUS

    0下载:
  2. uart vhdl quartus for altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:207.86kb
    • 提供者:gilang
  1. uart

    0下载:
  2. 使用altera公司的NIOS核完成串口通信开发-Use altera NIOS core company completed the development serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.37kb
    • 提供者:马福博
  1. 9600bps.UART

    0下载:
  2. 该源码,可以实现串口收发,在Altera硬件平台上验证可用。-The source code, you can achieve the serial transceiver, the Altera hardware platform to verify available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:118.44kb
    • 提供者:王绍伟
  1. UART-HPY

    0下载:
  2. 利用FPGA实现了UART编解码功能,已在Xilinx及Altera多种型号FPGA例化使用。附有寄存器使用说明。(a useful UART decoder and encoder.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:47kb
    • 提供者:帕萨迪纳
  1. uart

    0下载:
  2. 嵌入式串口通讯,采用verilog编写,在altera开发板上运行(Embedded serial communication, written using Verilog, altera development board on the run)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:2.71mb
    • 提供者:歪歪mao
  1. UART-Altera

    0下载:
  2. 使用Atera FPGA CycloneII 实现串口通信,遵循RS232协议。FPGA上的模块实现了数据的接收,取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:1.73mb
    • 提供者:swy0721
« 12 »
搜珍网 www.dssz.com