CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - video coding

搜索资源列表

  1. Huffman

    0下载:
  2. 用于视频运动图像编码的HUFFMAN编码,可广泛运用于MPEG-Moving Picture for video coding Huffman coding, can be widely applied to MPEG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.5mb
    • 提供者:zs
  1. colorspaceconversion

    0下载:
  2. 用于视频压缩编码中的RGB信号到色差信号变换的VHDL程序,非常实用-For video compression coding of the RGB signal to the color difference signal transform VHDL procedures, very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:297.92kb
    • 提供者:zs
  1. AnEfficientDouble-FilterHardwareArchitectureforH.2

    0下载:
  2. 在此提出了一種新穎的硬體結構 實時執行的自適應去塊效應 過濾過程中指定的H.264/AVC視頻編碼 標準。-In this paper,a novel hardware architecture for real-time implementation of the adaptive deblocking filtering process specified by the H.264/AVC video coding standard, is presented.The deb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:780.86kb
    • 提供者:張哲銘
  1. MPEG2_Verilog

    2下载:
  2. MPEG2视频压缩编码(Verilog实现 Modelsim仿真通过-MPEG2 video coding (Verilog Modelsim simulation to achieve through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:21.09kb
    • 提供者:changliang
  1. RS_encode

    0下载:
  2. RS编码器,用于数字电视视频编解码器的信道编码-RS encoder, channel coding for video codecs for digital TV
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.42kb
    • 提供者:刘佳庆
  1. caiyang

    0下载:
  2. 数字视频光端机发送端采样过程编码二十字有木有-Digital Video Optical sending end sampling procedure coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:909byte
    • 提供者:斑马
  1. yuvbt1120

    0下载:
  2. 采集不同分辨率视频,输出相同视频,实现bt1120编码,iic与arm通信-Different resolution video capture and output the same video coding to achieve bt1120, iic communicate with arm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-29
    • 文件大小:59kb
    • 提供者:李阳
  1. IDCT

    0下载:
  2. HEVC是正在研发的新一代视频编码标准。 本文面向HDTV应用,设计兼容HEVC标准的两位整数IDCT电路, 通过对IDCT的特点进行分析,完成了电路的架构设计, 采用较为节省面积的做法和流水线结构,并进行VerilogHDL代码设计-High Efficiency Video Coding(HEVC) is the currently developing video standard. In this article, a novel pipelined 2-D IDCT architect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.94kb
    • 提供者:毕翔宇
  1. tnn7_code_201212141110

    2下载:
  2. 人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:62kb
    • 提供者:合发
搜珍网 www.dssz.com