搜索资源列表
lcd_contrl
- verilong 写的LCD驱动 共享,没写RAM控制-verilong LCD control
Sdram_16Mb
- SDRAM 16M 512K Words x 16 Bits x 2 Banks 16Mb SYNCHRONOUS DYNAMIC RAM
20_RAM
- RAM vhdl source code
Verilog实例代码
- 一些verilog模块的代码与tb，常见的同步异步FIFO，RAM和适合新手学习
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。