搜索资源列表
18_uart
- 通过FPGA建立模块的串行的Verilog实现-Realized through the establishment of the module s serial verilog on FPGA
car
- 在DE2开发板上实现汽车尾灯控制，左转，右转，刹车等功能LED显示。-carlights control.
fanyingsudu
- 大学EDA实验，反应速度测试，在DE2开发板上，看到灯亮则按键，数码管显示反应时间。-EDA test，showtime.
lcd_contrl
- verilong 写的LCD驱动 共享,没写RAM控制-verilong LCD control
axi2ahb
- axi2ahb bridge, AMBA3.0的axi2ahb, axi2apb以及ahb2apb，Wrote based AMBA3.0 of axi2ahb, axi2apb and ahb2apb, simple verified-axi2ahb bridge
sdram_test
- 在vivado中用于测试SDRAM，DDR3学习比较有帮助-the testbench for ddr3
lesson1
- Quartus 乘法器搭建 ，数字电路实验例程，初学者可参考-Quartus multiplier build, digital circuit experimental routines
dac_spi
- DA9125 配置spi程序 正弦波产生-DA9125 configuration spi program sine wave generated
LED
- 流水灯的简单实现，基于FPGA的实现，包含管脚分配文件等(realize the function of waterfall light based on FPGA.)
spi
- 使用verilog语言实现spi传输协议(Using Verilog language to implement SPI transport protocol)
rx_tx_interface_demo
- 精简的verilong串口通信源码，带通信自定义模块(Streamlined verilong serial communication source code, with communication custom module)
常用加法器设计
- 采用Verilog设计的几种常用加法器。(several adder designed by Verilog)
RS编译码器verilog
- 本设计提供RS（255，247）码的编码和解码的Verilog源代码。 已验证0~4个错误的编码与解码功能。
Norflash_readid
- 通过镁光官网下载Norflash模型，然后编写v文件进行读取id测试，最后下载到FPGA板子，可以验证FPGA外接的Norflash是否工作
浮点数加法ip
- 这是两个浮点数实现加法的ip，用于硬件描述语言。这是组内做机器人项目时自己编写使用的。
shiyan
- 0到59分59秒运动计时器，带有复位开始暂停按键功能(0 to 59 minutes and 59 seconds of motion timer with reset pause button start function)
DACVERILOG
- DAC IC AD9708Driver code,use verilog hdl,Can output sine wave, cosine wave
source
- TINYCORE设计源码，与mb_core兼容的设计(TINYCORE Design source code)
i2c_ctrl_master1
- I2C总线控制器，master端，控制寄存器读写(I2C Master controller)
Responders
- 本设计为多路智能抢答器，所以这种抢答器要求有不同组别的抢答输入信号，并能识别最先抢答的信号，直观地通过数显和蜂鸣等方式显示出组别；对回答问题所用的时间进行计时、显示、超时报警、预置答题时间，同时该系统还应有复位、倒计时启动功能。(This design is multi-channel intelligent responder, so this responder requires different groups of rush answer input signal, and can id