CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 图形图象 搜索资源 - vhdl 工程

搜索资源列表

  1. jpeg_src

    1下载:
  2. 是jpeg标准下图象压缩的vhdl实现工程,包括core文件,测试文件,工程文件-image compression vhdl realization project under standard jpeg.core files, test files and project files are included.
  3. 所属分类:图形图象

    • 发布日期:2008-10-13
    • 文件大小:1.5mb
    • 提供者:石伟
  1. GaussDOG

    0下载:
  2. 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现:C到VHDL、C到Verilog、C到EDIF等的自动生成),进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性,为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来),在DK环境中运行,可以自动实现C到VHDL、C到Veri
  3. 所属分类:图形图像处理(光照,映射..)

    • 发布日期:2008-10-13
    • 文件大小:267.31kb
    • 提供者:杜杰
  1. VGA_change

    0下载:
  2. 程序可以在VGA显示器上以800x600分辨率显示方波示例和字母示例,源文件保存在src目录,QII的工程文件保存在Proj目录。-Program can display in VGA resolution display to 800x600 square sample and letters examples, source files stored in the src directory, QII the project file stored in the directory Proj
  3. 所属分类:Graph program

    • 发布日期:2017-05-13
    • 文件大小:2.58mb
    • 提供者:HENRRY
  1. rls

    1下载:
  2. 是二阶RLS自适应均衡的实现,采用V—LOG编写而成,是从工程中截取的 可以直接应用-Second-order RLS adaptive equalizer is the realization of the use of V-LOG prepared is intercepted from the project can be applied directly
  3. 所属分类:Special Effects

    • 发布日期:2017-04-01
    • 文件大小:4.84kb
    • 提供者:刘伟
  1. 基于VHDL语言的VGA图像显示程序及其工程文件

    1下载:
  2. 用VHDL语言实现FPGA的VGA显示,显示一幅图片,(Implementation of FPGA's VGA display)
  3. 所属分类:图形图象

    • 发布日期:2018-04-30
    • 文件大小:38kb
    • 提供者:chenqh848
搜珍网 www.dssz.com