基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管

UC DAVIS 开发的全局异步局部同步的167核处理器阵列，支持动态电压和时钟调整。可用于图像处理， 通信等领域的快速运算-A 167-processor 65 nm Computational Platform with Per-Processor Dynamic Supply Voltage and Dynamic Clock Frequency Scaling

信号处理设计，包括下变频，抽取滤波，同步，均衡等模块，对加扰QPSK信号进行解调设计。-Signal processing design, including down-conversion, decimation filtering, synchronization, equalization module, scrambled QPSK signal is demodulated design.