基于EDA软件平台上，用硬件描述语言verilog设计完成分频器、计数器、串行移位输出器、伪码发生器、QPSK I/Q调制器、QPSK I/Q解调器，基于选项法中频调制器，再将各个模块综合起来组成一个完整系统；并用quartusII软件对其进行仿真验证。-EDA software platform based on the hardware descr iption language verilog design complete shift of the frequency divider,

利用内部时钟实现24位计数的功能，10进制，无分频，verilog语言编写-The use of the internal clock function 24 counts, 10-band, no division, verilog language

采用CIC（级联积分梳状）滤波器实现降采样的功能，并分析了级联级数、差分延时数对CIC滤波器幅频响应的影响；采用Verilog语言实现了CIC滤波及降采样的功能；-Using CIC (Cascaded Integrator Comb) filter down-sampling function, and analyzes cascaded stages, affecting the number of differential delay CIC filter amplitude-freque