利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位

高精度秒表，定时器，带实时时钟和温度检测，定时时分秒可以单独设置，可以暂停，带仿真-Precision stopwatch, timer, with simulation

用微型计算机控制锁相环(PLL)可对计量光栅信号进行数字倍频 用这种挂 术产生的角度定标脉冲去量度齿轮侍动链误差比用时钟脉冲夸理，布助于蓰壹考粤 仪器的动态检测精度．-Phase-locked loop with a micro-computer control (PLL) can be grating on the measurement of digital harmonic signal generated with this hanging point calibration t