搜索资源列表
riscdesign
- 一个非常简单的cpu设计的原代码,是用verilog编写的-a very simple cpu design of the original code, was prepared by the Verilog
1_TO_4
- 大型risc处理器设计源代码,这是书中的代码 基于流水线的risc cpu设计-large risc processor design source code, which is based on the code book pipelined design of the risc cpu
流水线CPU
- 流水线CPU的设计流程
Mod_CPUTime
- 一个用来实现CPU间计算的FORTRAN90模块M_CPUTime。在你的FORTRAN程序中，只要包含这一模块，就可以在你的主要算法运行前：Call GetStartTime()，在你的算法运行完成后Call GetEndTime()就可以在屏幕上打印出你的算法程序的耗时。主要用于FORTRAN程序设计中，各算法速度之间的比较。-A FOR90 module to count the expending time of some Fortran running tasks.
cpu
- 用全加器设计8位运算器逻辑电路图 2、根据逻辑电路用 VHDL编程实现 3、调试编译通过后，仿真 -this file can help you learn the design of cpu
Broyden_newton
- 最优化方法实验设计，研究Broyden族拟Newton算法中fai(k)取值的优化问题,即对于不同的目标函数，考虑取何值时算法是最优的，重点考察的区间[-2 2]范围内的变化情况，算法的优劣程度由CPU运行时间决定。-Optimization method, design of experiments to study the proposed Newton algorithm Broyden family fai (k) values of the optimization problem,
Processer_Manager
- 加深对进程概念及进程管理各部分内容的理解；熟悉进程管理中主要数据结构的设计及进程调度算法。 1） 基本操作：进程的创建、删除。 2） 进程的基本属性： 进程名、进程时间片、进程优先级 3） 支持进程创建与撤销功能，创建后的进程在其整个生命周期中以PCB形式存在。每个进程用一个PCB表示，其内容根据具体情况设置。 进程根据其执行情况在不同队列（就绪队列、阻塞队列）间迁移。 5） 实现单处理器进程调度功能，调度等调度算法实现。 6） 管理的进程数目不少于3个，竞
95637012Multiplier
- 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。- This file contains all the entity-architectures for a complete-- k-bit x k-bit Booth multiplier.-- the design makes use of
ga_HWSW
- 是一个利用基本的遗传算法实现软硬件划分的程序，面向CPU+FPGA的构架，用于在软硬件协同设计中对任务的分配(是在别人的程序上面修改而来的)-HW/SW partitioning algorithm based GA(Genetic Algorithm)
RISC_CPU_matlab
- RISC处理器的matlab代码，里面每个模块划分都很细致，是 FPGA设计RISC处理器的重要参考-RISC CPU DESIGN
进程调度
- 设计一个有 N个进程共行的进程调度程序。进程调度算法：采用最高优先数优先的调度算法（即把处理机分配给优先数最高的进程）和先来先服务算法。每个进程有一个进程控制块（PCB）表示。进程控制块可以包含如下信息：进程名、优先数、到达时间、需要运行时间、已用CPU时间、进程状态等等。进程的优先数及需要的运行时间可以事先人为地指定（也可以由随机数产生）。进程的到达时间为进程输入的时间。进程的运行时间以时间片为单位进行计算。每个进程的状态可以是就绪 W（Wait）、运行R（Run）、或完成F（Finish）三