搜索资源列表
UART_Download
- 此为FPGA上的一个串口通信程序，已经通过仿真测试，完全可行
20
- FPGA语音通信平台设计实例哦
uart_1
- 基于VHDL的FPGA串口通讯程序，能够实现FPGA串口通信-VHDL for FPGA-based serial communication programs that enable FPGA serial communication
code
- 《无线通信FPGA设计》书里的matlab和verilog代码-the matlab and verilog code in 《Wireless Communications FPGA design》
Wireless_Communication_design_of_fpga-source_code.
- 书籍“无线通信fpga设计”里的源代码实例，里面有verilog和MATLAB两种语言实例-Books " wireless communications fpga design" in the source code examples, there are two languages verilog and MATLAB examples
viterbi
- 程序来自《现代通信系统－使用matlab》英文版 已经调通！并加上了注释。 希望对大家有帮助2-fpga
shuoming
- 程序来自《现代通信系统－使用matlab》英文版 已经调通！并加上了注释。 希望对大家有帮助3-fpga
matlabcode
- 无线通信FPGA设计，主要是配套该书的源代码-Wireless FPGA Design
matlab
- 田耘《无线通信FPGA设计》书中例子的matlab源代码-Tian Yun, " Wireless Communications FPGA design" matlab source code for the book examples
FPGA-Matlab
- 《无线通信FPGA设计》这本书中所涉及的所有相关Matlab源代码-Matlab source code involved in the FPGA design of wireless communications, " This book
FPGA-Verilog-sourcecode
- 《无线通信FPGA设计》这本书中所涉及到的所有verilog的源代码-Involved in the FPGA design of wireless communications, " This book verilog source code
UART_RS232(verilog)
- /本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作
UART_RS232(VHDL)
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状
rs232
- fpga与pc机的rs232的通信代码，简单全面-the fpga with pc rs232 communication code, simple and comprehensive
abc1229
- 针对ft2232与fpga通信的初步程序，包括发送字节设置，接受字节设置。包压缩率，任意字节接受与发送等-Communication with fpga for ft2232 preliminary procedures, including sending byte is set to accept byte is set. Packet compression ratio, arbitrary byte received and sent, etc.
FPGA-and-TDC-GPl
- 对高精度短距离测量的需要，以现场可编程门阵列(FPGA)为控制核心，采用高精度时间数字 转换芯片TDC—GPl和433 MHz超再生射频发射、接收模块，设计了一种高精度的到达时间差(TDOA)测距 系统。该测距系统由发射节点与接收节点组成，其中发射节点由FPGA控制433 MHz超再生射频信号与 超声波信号的同步实时发射；接收节点将接收的射频信号与超声波信号，经过TDC．GPl进行TDOA测量， 并由FPGA完成对TDC—GPl的测量参数配置、测量结果读取及串口上传到上位机。该测
Wireless-communication-FPGA
- 《无线通信FPGA设计》一书的verilog代码跟matlab代码，非常实用的好资料，本书是数字通信IC方向必看的- Wireless communication FPGA design, a book of verilog code with matlab code, very useful good information, this book is the direction of digital communication IC must see
srio
- fpga平台实现srio通信，以及srio端口寄存器设计。(FPGA platform to achieve sRIO communication, as well as sRIO port register design.)
bingo_spi_test
- 利用SPI实现FPGA和外设之间的通信。经过Modelsim仿真验证。（为FPGA设计技巧与案例开发详解一书源码）(Using SPI to implement communication between FPGA and peripheral. After Modelsim simulation verification. (for FPGA design techniques and case development detailed explanation of a book source
9268
- 国产9268 配置FPGA 码 ，AD9268是一款双通道、16位、125 MSPS模数转换器(ADC)，设计用来支持需要高性能、低成本、小尺寸且具多功能性的通信应用。(adi ad9268 16-Bit, 125 MSPS/105 MSPS/80 MSPS, 1.8 V Dual Analog-to-Digital Converter)