CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 搜索资源 - divider

搜索资源列表

  1. Chapter-2

    0下载:
  2. 3.1加法树乘法器add_tree_mult设计实例, 3.2查找表乘法器lookup_mult设计实例. 3.3布尔乘法器booth_mult设计实例 3.4移位除法器shift_divider设计实例 -3.1 adder tree multiplier add_tree_mult design example, 3.2 lookup table multiplier lookup_mult design examples. 3.3 Design Example 3.4 Bo
  3. 所属分类:source in ebook

    • 发布日期:2017-04-01
    • 文件大小:217206
    • 提供者:shixiaodong
  1. Chapter-3

    0下载:
  2. 3.1加法树乘法器add_tree_mult设计实例 3.2查找表乘法器lookup_mult设计实例 3.3布尔乘法器booth_mult设计实例 3.4移位除法器shift_divider设计实例-3.1 adder tree multiplier add_tree_mult design example 3.2 multiplier lookup_mult lookup table design example 3.3 Design Example 3.4 Boolean mu
  3. 所属分类:source in ebook

    • 发布日期:2017-03-30
    • 文件大小:463870
    • 提供者:shixiaodong
  1. half_clk

    0下载:
  2. 此为用Verilog编写的1/2分频器,用以将信号的频率变为原来的2被-This is written using Verilog 1/2 frequency divider for the frequency of the signal into the original two were
  3. 所属分类:Compiler program

    • 发布日期:2017-04-08
    • 文件大小:619562
    • 提供者:崔辰元
  1. clock_speed

    0下载:
  2. fpga分频器设计。将高频时钟信号任意分频-fpga crossover design. The high frequency clock signal any divider
  3. 所属分类:source in ebook

    • 发布日期:2017-04-25
    • 文件大小:312095
    • 提供者:liyang
  1. CLOCK

    0下载:
  2. 数字钟——分频器,将开发板上的20MHZ的输入CLK转换成时分秒进位需要要到的1HZclk-Digital clock- divider, input CLK 20MHZ development board will be converted into minutes and seconds rounding need to go to the 1HZclk
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:1346
    • 提供者:骆晓勤
  1. VHDL-

    0下载:
  2. VHDL语言 有限状态机交通灯的设计 分频器模块的设计-Finite state machine design language VHDL design of traffic lights divider module
  3. 所属分类:assembly language

    • 发布日期:2017-04-15
    • 文件大小:6457
    • 提供者:赵小川
  1. div_freq

    0下载:
  2. 分频器,把一个特定的频率进行分频,从而得到自己想要的频率-Frequency divider, a specific frequency divider, you want to get the frequency
  3. 所属分类:source in ebook

    • 发布日期:2017-04-17
    • 文件大小:460099
    • 提供者:tina
  1. my_32fp_mult

    0下载:
  2. 这是一个计算32位浮点数的除法器,ALTERA的FPGA可直接用,用VHDL语言写的,希望能帮助有需要的朋友-This is a 32-bit floating-point calculation of divider, ALTERA FPGA can be directly used, written in VHDL language, hoping to help a friend in need
  3. 所属分类:MPI

    • 发布日期:2017-05-15
    • 文件大小:3595214
    • 提供者:jane
  1. jiaotongdneg

    0下载:
  2. 交通信号灯 本程序设计中用到了8253,8255,8259三个芯片。利用8253分频产生0.1S的时钟,8255连接LED灯输出,利用8259产生中断,控制交通灯的状态。-Traffic lights used in the design of this program 8253,8255,8259 three chips. The use of 8253-Divider 0.1S clock, LED light output 8255 connected by 8259 to gener
  3. 所属分类:assembly language

    • 发布日期:2017-04-12
    • 文件大小:1025
    • 提供者:jc
  1. Verilog-HDL

    1下载:
  2. 本课程设计在EDA开发平台上利用Verilog HDL语言设计数控分频器电路,利用数控分频的原理设计乐曲硬件演奏电路,并定制LPM-ROM存储音乐数据,-This course is designed to take advantage of the EDA Verilog HDL language development platform NC divider circuit design, the use of CNC dividing principles music playing ha
  3. 所属分类:ELanguage

    • 发布日期:2017-05-07
    • 文件大小:1049789
    • 提供者:李永科
  1. Proj2_final

    0下载:
  2. 2 4 8级流水线乘法器 以及 除法器 包括makefile 和 tcl 比较详细-248 stage pipeline multiplier and divider includes more detailed makefile and tcl
  3. 所属分类:source in ebook

    • 发布日期:2017-04-29
    • 文件大小:24103
    • 提供者:曹远航
« 1 2 3»
搜珍网 www.dssz.com