搜索资源列表
rank_int
- Verilog写的产生32位随即数。通过seed产生随即数起始。通过线性反馈移位寄存器产生随机数。 -32 Verilog write the generated random number. Starting seed generated random number. By a linear feedback shift register to generate random numbers.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。