设计实现4bit FIFO, 数据深度为8， 产生满， 空状态标志-The diagram of FIFO is shown in figure 1. The FIFO consists of two component: FIFO control logic and RAM. The control logic generates the address (ADD) and write enable (WE) to the RAM so that the fi

easyVM是一个简单的虚拟机。 0.1版本只支持8086指令集和一些简单的I/O设备，只支持英文文本显示方式。 0.2版本主要是在0.1版基础上加了一小部分32位指令（push eax等），使得easyVM可以运行MS-DOS 6.22自带的大部分程序。 文件说明： ＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝ Bios\Bios.bin Bios程序 Bios\BiosData.bin CMOS数据

Raw-OS 主推demo板（2440）+QP+LWIP+U CGUI -Raw-OS main push demo board (2440)+QP+LWIP+UIP+UCGUI