搜索资源列表
基于VHDL的DDS信号发生器
- 本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰 峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计
FPGA XP
- 上海安陆FPGA 芯片XP系统 交叉编译平台 操作简单方便。
FPGA基本开发流程
- 文档中包含quartus从安装到使用教程和部分Verilog使用方法加上FPGA开发流程
fpga数据传输
- 将ad采集数据传输到pl端，通过AXI总线传输到PS端的DDR中，通过网口传输。