搜索资源列表
Verilog--GUIDE
- 本指南的很多信息都围绕Verilog 的句法组织但也有另外一些有关编码标准设计流程错误保留字以及在正文按字母顺序参考部分后面的编译器伪指令系统任务和函数以及命令行选项等特殊的部分-Much of the information in this guide revolves around Verilog s syntactic organization, but there are also other coding standards that are designed to keep the
Mobile-phone-project-Time-Manage
- 手机结构设计流程:手机项目时间管理流程tu-Mobile phone project Time Manage
HUAWEI-FPGA
- 华为FPGA设计流程指南，详细介绍FPGA设计流程，适合新手-Huawei FPGA design flow guide detailing FPGA design flow for novice
CSharp-study-book
- 第一章 概述 第二章 程序设计基础（数据类型、流程控制等） 第三章 面向对象 第四章 深入了解 第五章 附录 -The first chapter Chapter Two program design (data types, flow control, etc.) Chapter III Chapter IV Object-oriented insight 5 Appendix
quarter-ii-shiyan
- 基于fpga的数码管显示实验的完整流程，相信会对大家的课程设计和大作业有帮助-FPGA shiyan
jdk-9.0.1_doc-all
- Java Platform，Standard Edition 9是一个主要的功能版本。以下总结了Java SE 9和JDK 9，Oracle Java SE 9实现中的功能和增强功能。 JDK增强提案（JEP）是对JDK设计和实施非常重要的更改的提案。参见JEP 1：JDK增强提案和路线图流程。Java规范请求（JSR）描述了Java平台的建议和最终规范。请参见JSR概述。(The Java platform, Standard Version 9, is a major function
GB28181
- 监控领域国标，对研究接入GB28181的人非常好的资源。 标准规定了城市监控报警联网系统中信息传输、交换、控制的互联结构、通信协议结构，传输、交换、控制的基本要求和安全性要求，以及控制、传输流程和协议接口等技术要求。该标准适用于安全防范监控报警联网系统的方案设计、系统检测、验收以及与之相关的设备研发、生产，其他信息系统可参考采用。(The GB28181 standard stipulates the basic requirements and security requirements
Authorware快速入门
- Authorware是一种面向对象的、基于设计图标并以流程线逻辑编辑为主导、以函数变量为辅助、以动态链接库、ActiveX等为扩展机制的易学易用的多媒体创作工具软件。
罗氏线圈低频高频模型研究
- 罗氏线圈低频高频模型研究，介绍了罗氏线圈低频和高频模型,并给出罗氏线圈低频和高频模型中的参数计算公式,为设计罗氏线圈提供了设计流程。
计算机组成原理实验4
- 实验四 组合逻辑控制器部件实验 1．看懂TEC-XP＋教学计算机的功能部件组成，分析教学计算机中已经设计好并正常运行的几条典型指令（例如，ADD、SHR、OUT、MVRD、JRC、CALA、RET等指令）的功能、格式和执行流程。 2．单条运行指令，查看指令的功能、格式和执行流程。先将教学机左下方的6个拨动开关置为111100，再按一下“RESET”按键，然后通过16位的数据开关（SWH、SWL）置入指令，按“START”按键单步送脉冲，通过指示灯观察控制信号的变化。