搜索资源列表
xingnengtest
- 性能测试中，需要： 1、对网络传输实际数据流量的测试； 2、生成具有指定流量和类型的网络数据流； 3、CPU资源使用情况的测试； 4、存储器使用情况的测试； 以WIDOWS系统为例，说明以上各部分从技术上如何编程实现这些工具，给出详细设计文档；-performance testing, the need for : 1, the network transmission of the actual data flow testing; 2. Gen
dsp_TMSC320c30
- 在本设计中，我们利用模块化设计方法研制成功一个由超大规模集成电路 组成的高速数字信号处理系统，该系统以TMS320C30为CPU, TMS320C30的突出 的优点是:能进行浮点运算和60ns的指令周期，所以能更有效的完成各种处理 算法，该系统可以将高速采集的数据经过处理存入PC机，同时也可将数据输出。 该系统具有如下功能: 1、高速数据运算能力TMS320C30指令周期为60ns，每秒执行3300 万次浮点运算，具有单周期双数据读取能力，保证了高速数据处理.
MSP430CPU
- cpu卡的介绍。对开始接触CPU卡并打算做这方面设计的人有帮助
MedicalCallDesign
- 医疗呼叫设计，基于于16/32 位 ARM7 STR710FZ2为CPU，具有ISD2560语音电路，128*64LED显示电路，CAN总线设计等功能
duoludianhua
- 基于NIOS软核CPU技术的多路电话计费系统的设计与实现
S3C44B0X中文技术文档
- 介 绍 三星的S3C44B0X 16/32位RISC处理器被设计来为手持设备等提供一个低成本高性能的方案。 S3C44B0X提供以下配置：2.5V ARM7TDMI 内核带有8Kcache ;可选的internal SRAM;LCD Controller(最大支持256色STN，使用LCD专用DMA)；2-ch UART with handshake(IrDA1.0, 16-byte FIFO) / 1-ch SIO； 2-ch gener
MPSoC_NoC
- 基于fpga的多核cpu设计研究，包含5个设计思路。-Research on multi-core design.
CPU
- 介绍如何运用VHDL设计CPU。并且简单介绍了CPU的内部结构与功能-Describes how to use VHDL design CPU. And a brief introduction of the CPU' s internal structure and function
2
- 第2章 接触式IC卡技术 2.1 实训1：接触式存储器卡与逻辑加密卡的存储结构 2.2 接触式IC卡的基本物理特性 2.2.1 接触式IC卡的基本构成 2.2.2 接触式IC卡的触点尺寸和位置 2.3 接触式IC卡的芯片技术 2.3.1 存储器卡 2.3.2 逻辑加密卡 2.3.3 CPU卡 2.4 典型存储器卡 2.4.1 AT24Cxx系列存储器卡芯片总体描述 2.4.2 器件操作 2.4.3 器件寻址 2.4.4
MODE
- 基于VHDL的CPU设计 计算机组成系统-VHDL-based design of a computer system consisting of the CPU
mips--cpu
- 本文基于32位 MIPS CPU的体系架构，采用Xilinx ISE 9.1i软件，通过使用Verilog语言编写了32位MIPS单周期和多周期CPU的程序，完成了其逻辑设计并进行了仿真测试。-Based on a 32 MIPS CPU architectures using the Xilinx ISE 9.1i software, write a 32-MIPS, single cycle and multi-cycle CPU program completed its logic de
cpu_VHDL_
- 简单的CPU设计，基于VHDL语言的COA课程设计报告，含源代码及仿真文件等-simple cpu design , based on VHDL
lab-1-ALU-design-with-Verilog-HDL
- cpu设计的运算器部分verilog代码，实验资料，包括原理和代码，在modelsim仿真通过-CPU design arithmetic unit part of the verilog code, experimental data, including the principle and code, through the modelsim simulation
CPU
- 基于FPGA控制的ASIC CPU系统设计，全是用VERILOG代码编写，可以做加减乘除运算 -FPGA-based control ASIC CPU system design, all made with VERILOG code writing, arithmetic operations can be done
CPU_design_report
- CPU设计与实践实验报告 70多页，详细说明各模块工作原理-cpu design report
five-cpu-project
- 在logisim平台或FPGA开发板 设计一款支持特定指令系统的5段流水CPU。 -In logisim platform or FPGA development board to design a support 5 of CPU specific instruction pipeline system.
hard-wired-controllers
- 计算机组成原理课程综合设计 硬连线控制器的常规CPU设计 北京邮电大学-Integrated Principles of Computer Organization course design - conventional hardwired controller CPU design Beijing University of Posts
cpu
- 简易处理器要求，应用QUARTUS软件和模块化、层次化的设计方法进行设计， 对各模块进行必要的仿真验证。-Simple processor requirements, the application of QUARTUS software and modular, hierarchical design method for design, Simulation and verification are carried out for each module.
CPU
- 针对硬件开发，采用VHDL编写 哈工大计算机设计与实践(Hardware development)
计算机组成原理课程设计
- 课程设计题目： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令 课程设计环境： Quartus II、ModelSim-Altera、FPGA开发板 课程设计内容： 设计实现一个指令字长8位的简单CPU，该机有4条指令，寻址方式至少2种，至少2条双操作数指令。所设计的系统能调试通过，进行仿真测试后在FPGA开发板上运行一段程序，通过检查程序结果的正确性来判断所设计计算机系统的正确性。 设计过程： 包含以下设