搜索资源列表
10vhdlexamples
- 10个VHDL程序实例，包括加法器，全加器、函数发生器，选择器等。
4位全加器
- 4位全加器
8WEIQUANJIAQI
- 8位全加器的VHDL语言描述，有需要的顶一下。-8-bit full adder described in the VHDL language, there is a need to click the top.
afulladder
- 1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码-A full adder can be an addition of the binary code would be changed to improve the 4 or 8-bit full adder code
multiply
- 本文利用全加器、半加器，利用进位保留的思想，在前向割集中加入四级流水实现了乘法器的设计，提高乘法器的运算速度，并且介绍了乘法器的VHDL的程序编写过程以及代码，并给出了仿真波形-In this paper, the use of the full adder, half adder using carry-save ideological forward cutset added four water to achieve a multiplier design, to improve the
CH2
- SystemC的源代码。都测试.这个是关于全加器的设计-SystemC code
full_adder
- 这是全加器的几种设计方案，希望对大家有用。- full adder
fulladder
- 关于全加器的VHDL设计文件，已做好的quartusII软件编程文件，直接下载就可以打开-About full adder VHDL design documents, quartusII software programming files have been prepared directly download can open