搜索资源列表
BIGadd
- 实现长度80位内的大数加法~~代码以c来实现，在tc下编译通过，有详细的注释-achieved within 80 lengths of large numbers Adder ~ ~ c code to be achieved under the tc compile a detailed Notes
KIS7.0_key
- 矩阵加法,减法,乘法,出发
CPU
- 用VHDL编写的简单的CPU程序，可以实现加法，移位以及跳转等等功能
vhdl
- VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30％的速度快速成长。 这次毕
juzheng
- 矩阵的加法与转置，功能很强大。自己辛苦编写的。
计算器实验
- 一．实验目的 1． 熟悉单片机的硬件电路。 2． 熟悉按键扫描、显示子程序设计。 3． 熟悉LED显示器界面编写方法。 4． 熟悉基于单片机C语言的通用的按键等待法结构程序设计。 二．实验内容 利用实验箱提供的键盘扫描电路和显示电路,做一个简单的计算器（实现加法功能即可）。要求：系统稳定并能可靠运行；需带有清零键、退格键；按键错误有报警提示。 三．实验仪器 计算机、WAVE6000编程环境、Keil编程环境、LAP2000伟福实验箱
输入要求：稀疏矩阵的行、列和非零元素个数
- 输入要求：稀疏矩阵的行、列和非零元素个数 输出要求：稀疏矩阵的转置、加法、减法、乘法
Counter
- 描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法-With descr iption of a count enable asynchronous reset and preset features of numerical parallel 8-bit adder
GaoJingDu
- 高精度 实现加法，减法，乘法还有除法。以求解相关的问题和内容。-Achieve high-precision addition, subtraction, multiplication division there. To solve related issues and content.
333
- 实现两个多项式的加法，但是此程序也有它的不足之处，望大家指教-Addition of two polynomials implementation, but this procedure also has its inadequacies, hope everyone advice
afulladder
- 1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码-A full adder can be an addition of the binary code would be changed to improve the 4 or 8-bit full adder code
fftplot
- FFT，即为快速傅氏变换，是离散傅氏变换的快速算法，它是根据离散傅氏变换的奇、偶、虚、实等特性，对离散傅立叶变换的算法进行改进获得的。它对傅氏变换的理论并没有新的发现，但是对于在计算机系统或者说数字系统中应用离散傅立叶变换，可以说是进了一大步。 设x(n)为N项的复数序列，由DFT变换，任一X（m）的计算都需要N次复数乘法和N-1次复数加法，而一次复数乘法等于四次实数乘法和两次实数加法， -FFT, fast Fourier transform which is a discrete fast
EDA
- 含计数使能、异步复位和计数值并行预置功能4位加法计数器-EDA Electronics Design Automation
1
- 浮点数高精度加法计算，最高可以算105位大家请放心使用-Calculation of high-precision floating-point adder, the maximum you can count 105 Please be assured that the use of
FPGA
- 基于FPGA数字乘法器的设计：数字乘法嚣是目前数字信号处理中运用最广泛的执行部件之一，本文设计了三种基于FPGA 的数字乘法器．分别是移位相加乘法嚣、加法器树乘法器和移位相加一加法嚣树混合乘法器。通过对三种方案的仿真综合以厦速度和面积的比较指出了混合乘法器是其中最佳的设计方案-FPGA-based digital multiplier design: the number of multiplicative noise is the use of digital signal processin
ADD
- 加法器，实现了基本的二进制加法，带有进位-Adder to achieve the basic binary addition with carry
Ex301
- Java加法运算器，能实现简单的加法运算 -Java adder calculator that can perform simple addition operation
unittest.chm
- 本系列文章主要讨论四个问题：为什么需要单元测试？怎样征服可测性难题？怎样才能高效率测试？怎样保证测试效果？重点阐述单元测试的关键问题，不是一般概念，适合于对单元测试有一定了解的读者。 在选择工具和实施单元测试前，我们应该对相关理论有一个系统的了解，特别是将会遇到哪些难题，如何解决，要心里有数，否则的话，很可能劳民伤财，半途而废。如果只会测试加法函数或者三角形函数之类的独立小程序，就以为可以做单元测试了，那就像一个人刚学会走路，就去长途跋涉。 本文介绍的是针对企业项目的单
C大整数加法
- c语言大整数加法，超大整数，超出int默认最大值(C language large integer addition, large integer, beyond int default maximum)
PLUS
- 高精度加法，最多可以输入一百位数，而不会爆(High precision addition)