搜索资源列表
SPI-in-Verilog-implementation
- SPI的Verilog实现(非常的全面和详细，还带有SPI算法的注解).-SPI in Verilog implementation (a very full and detailed, but also with the SPI algorithm annotation).
vga
- VGA驱动及显示程序，用Verilog编写代码实现VGA的驱动和显示，并且提供了测试程序Testbench通过测试能得到正确的时序波形。-the source code for driving VGA and displaying the images,the testbench was offered.
RS_decode
- RS编译码算法的实现 RS 码以其强大的纠突发错能力, 被广泛应用于各种差错控制场合。本文讨论了RS 码的编码和译码算 法及其软件实现。-Implementation of RS encoding and decoding algorithm for RS codes with its powerful burst error correcting capabilities, error control is widely used in various occasions. This
BasedontheHDB3encoderverilogimplementation
- 基于verilog的HDB3编码器的实现-Based on the HDB3 encoder verilog implementation
crc_explain
- 循环冗余校验 CRC 的算法分析和程序实现。通信的目的是要把信息及时可靠地传送给对方，因此要求一个通信系统传输消息必须可靠与快速，在数字通信系统中可靠与快速往往是一对矛盾。为了解决可靠性，通信系统都采用了差错控制。本文详细介绍了循环冗余校验CRC（Cyclic Redundancy Check）的差错控制原理及其算法实现-Cyclic Redundancy Check
verilog_dpll_
- 该源代码是用FPGA实现数字锁相环的逻辑，有需要的可以借鉴参考一下。-The source code is to use FPGA implementation of digital phase-locked loop logic, those in need can draw reference.
103244864FIR_filter_DA_machine
- 简易fir滤波器，采用分布式算法实现，verilog-Simple fir filter using distributed algorithm, verilog
firfilter14
- 用Quartus II实现综合布线，要求充分利用Altera Stratix/Stratix II的器件的DSPBLOCK资源，Quartus II综合出的系统最高工作频率达到270Mhz以上.用Verilog进行编程。-Pipeline FIR structure。
mux_case
- 用case 语句描述的4 选1 MUX源代码程序实现-case4（1） ，VHDL&verilog
clock
- 多功能数字钟的Verilog ＨＤＬ源代码程序的实现-ｍｕｔｉｌ－ｆｕｎｃｔｉｏｎ ｄｉｇｉｔａｌ ｃｌｏｃｋ Verilog ＨＤＬ
verilog_example
- verilog实例，多路器，除法器，数字跑表的多种实现方法-verilog example, the multiplexer, a divider, a digital stopwatch many implementations
juanjima
- 231卷积码的verilog实现，前面是详细的文档说明，有源程序，绝对原创-Verilog achieve 231 convolutional code, preceded by a detailed descr iption of the document, the source, the absolute originality! ! ! !
dw_apb_rtc_db
- verilog实现rtc文档，可用于实现RTC。-verilog realize rtc document can be used to implement the RTC.
dw_apb_timers_db
- verilog实现timer参考文档，可用于实现timer。-verilog achieve timer reference documentation can be used to implement the timer.
dw_apb_wdt_db
- verilog实现watchdog参考文档，可用于实现watchdog。-verilog realize watchdog reference documentation can be used to implement the watchdog.
14_ethernet_test
- 千兆网学习代码 ISE，状态机实现数据打包，基于PHY芯片实现数据传输(ethernet communication sample with verilog,state machine)
数字滤波器的MATLAB与FPGA实现：Altera Verilog版
- 数字滤波器的MATLAB与FPGA实现：Altera Verilog版
锁相环技术原理及FPGA实现 Altera Verilog版
- 锁相环技术原理及FPGA实现 Altera Verilog版
Verilog实现IIC通信协议
- Verilog实现IIC通信协议，里面有master和slave以及仿真的Verilog源码
Verilog实现IIC通信协议
- Verilog实现IIC通信协议，里面有IIC master和slave的源码，以及testbench仿真的代码