文件名称:verilog_dpll_
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：3.43kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
该源代码是用FPGA实现数字锁相环的逻辑，有需要的可以借鉴参考一下。-The source code is to use FPGA implementation of digital phase-locked loop logic, those in need can draw reference.
相关搜索： verilog DPLL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
dpll_/divfrequency32.v.txt
dpll_/divfrequency64.v.txt
dpll_/divfrequency8.v.txt
dpll_/dpll.v.txt
dpll_/maichongjiajian.v.txt
dpll_/moKcounter.v.txt
dpll_/xorphd.txt
dpll_
dpll_/divfrequency64.v.txt
dpll_/divfrequency8.v.txt
dpll_/dpll.v.txt
dpll_/maichongjiajian.v.txt
dpll_/moKcounter.v.txt
dpll_/xorphd.txt
dpll_
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。