搜索资源列表
clock
- 数字时钟-Digital Clock
FPGA_clock_design
- 无论是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。-fpga clock design.
6.25g_dfe
- 高速数字传输技术, 时钟提取，均衡，高速采样 -high speed serdes， clock and data recovery, equalization, high-speed sampling
sorna_agc_serdes
- 高速数字传输技术, 时钟提取，决策反馈均衡，高速采样, -high speed serdes， clock and data recovery, decision feedback-equalization, high-speed sampling