搜索资源列表
hh.rar
- 串行输入并行输出 用vhdl语言描述的 有源代码主打色,Serial input parallel output using vhdl language to describe the main color of the source code
ps
- VHDL语言编写的串并转换模块的源代码,用来将并行输入数据转换为串行数据输出-code for the transform of ps
PiSo
- 8位并行输入的数转换成串行输出,是基于高级硬件编程语言VHDL编写的。-8-bit parallel input into serial output digital conversion is based on the high-level hardware programming language VHDL prepared.
chuanbingvhdl
- 由于计算机中大部分器件使用的是串行,本程序实现了数字电路中常用的串行输入并行输出的功能。-Because most of the computer using a serial device, the program realization of digital circuits used in serial input parallel output function.
BFL_Encode
- 将宽度为width位的并行输入数据按BiΦ-L码(曼彻斯特码)方式进行编码后串行输出,输出数据的宽度为(2*width),BiΦ-L码是PCM码的一种,常用的PCM编码方式有:NRZ-L,BiΦ-L和BiΦ-M三种-The width of the parallel-bit width input data by BiΦ-L code (Manchester code) way encoded serial output, the output data width (2* width), Bi
shiftregister_32
- 长度为8的32bit串入并出移位寄存器,它的功能就是对32bit的并行信号作串行输入,并行输出处理-Length of 8 for 32bit serial in parallel out shift register
dds
- 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分(如Q2220)。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码;而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加,得到一个相位值;正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 -In the programming step, the electronic
sipo_reg5
- VHDL语言描述具有同步清零的5位串行输入并行输出移位寄存器代码-VHDL language to describe the clearing of 5 with synchronous serial input parallel output shift register code
SHIFT8
- 基于FPGA的串行输入并行输出寄存器的设计,QuartusII编译通过,采用VHDL语言编写。-Based on FPGA serial input parallel output the design of the register, QuartusII compile, USES the VHDL language.
no1
- VHDL做的16位并行输入转16同步串行输出-VHDL to do 16-bit parallel input to 16 synchronous serial output
Serial-input--parallel-output
- 关于VHDL的一个问题。串行输入64位二进制数,要求把数据按每8位存在8个寄存器中并行输出-A question about the VHDL. Serial input 64-bit binary number is required for every eight data registers the presence of eight parallel outputs
TDM
- 利用时分复用技术将并行输入的四路八位二进制码的信号变成一路信号串行输出(TDM digital multiplex VHDL)