CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 四路抢答器设计

搜索资源列表

  1. qiangdaqi

    0下载:
  2. 基于8051单片机的设计设计,四路抢答器的设计,word形式,汇编语言。抢答器-8051 based on the design of design, Design Quad Answer, word form, assembly language. Answer器
  3. 所属分类:software engineering

    • 发布日期:2017-04-07
    • 文件大小:70102
    • 提供者:周周
  1. qdq

    0下载:
  2. 微机原理/实现四路抢答器功能的汇编语言表述(课程设计)-Microcomputer Principle/Answer to achieve four-way function of the assembly language statements (curriculum design)
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:2553
    • 提供者:李诗位
  1. qiangda

    0下载:
  2. l、设计用于竞赛的四人抢答器,功能如下: (1) 有多路抢答器,台数为四; (2) 具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; (3) 能显示超前抢答台号并显示犯规警报; (4) 能显示各路得分,并具有加、减分功能; 2、系统复位后进入抢答状态,当有一路抢答键按下时,该路抢答信号将其余各路抢答封锁,同时铃声响,直至该路按键松开,显示牌显示该路抢答台号。 3、用VHDL语言设计符合上述功能要求的四人抢答器,并用层次设计方法设计该电路 -l, d
  3. 所属分类:software engineering

    • 发布日期:2017-04-01
    • 文件大小:305207
    • 提供者:hugh
  1. 2009EDA

    0下载:
  2. 设计一个四路抢答器。抢答器必须具有互锁功能,同时抢答时每次只能有一个输出有效。同时,抢答时具有计时功能,限定选手的答题时间,在接近规定时间时进行提示,达到规定时间发出终止音。主持人可控制加分或减分。-Answer to design a four-way device. Answer must have interlocking features, Answer at the same time when there can be only one output per effective. A
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:233971
    • 提供者:任晓
  1. qda

    1下载:
  2. 三路智力竞赛抢答器,利用VHDL设计抢答器的各个模块,并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块:鉴别锁存模块;答题计时模块;抢答计分模块以及扫描显示模块。把各个模块整合后,通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器: (1)具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后,若有参赛者按抢答器按钮,则该组指示灯亮,数码管显示出抢答者的组别。同时电路处于自锁状态,使其他组的抢答器按钮不起作用。 (2)具有计分功能。在初始状态时,主持
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:234821
    • 提供者:menglj
  1. show

    0下载:
  2. 用proteus仿真实现四路智能抢答器设计-show
  3. 所属分类:assembly language

    • 发布日期:2017-03-28
    • 文件大小:282961
    • 提供者:just521
  1. qiangda

    1下载:
  2. EDA课程设计,是四路智力抢答器的vdhl程序,里面还有我自己录课程视频。仅作为参考!-EDA curriculum design, is a quad of vdhl intellectual Responder program, which was recorded courses and my own video. Only as a reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9161833
    • 提供者:shaozhen
  1. szqdq

    1下载:
  2. 学校的数电课程设计,我做的是数字抢答器,这份试验报告里有电路图和仿真,仿真环境是能支持ewb的工具就行,仿真没问题,就是实际连线的时候要注意不要连错就OK了-The number of school electricity curriculum design, I have to do is figure Responder, this test report, there are circuit diagrams and simulation, simulation environment i
  3. 所属分类:Other windows programs

    • 发布日期:2017-03-29
    • 文件大小:144119
    • 提供者:wangjing
  1. qiangda

    1下载:
  2. EDA课程设计智力抢答器 四路抢答器的设计以及程序和视屏 软件运行环境是:Quartus 9.1-EDA curriculum design intelligence Responder four answering device design and process and Screen software operating environment is:Quartus 9.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9161812
    • 提供者:shaozhen
  1. qdq

    0下载:
  2. l、设计用于竞赛的四人抢答器,功能如下: (1) 有多路抢答器,台数为四; (2) 具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; (3) 能显示超前抢答台号并显示犯规警报; (4) 能显示各路得分,并具有加、减分功能; 2、系统复位后进入抢答状态,当有一路抢答键按下 [qingdaqi.rar] - 四路抢答器,超时报警,提前抢答报警,计分等 -l, designed for race four Responder, functions as follows:
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:1688
    • 提供者:杰克
  1. VHDLqiangdaqi

    1下载:
  2. VHDL四路抢答器该任务分成七个模块进行设计,分别为:抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块,最后是撰写顶层文件。-VHDL four Responder divided into seven modules of the design task, namely: Responder identification module, timing module Responder, Responder scoring module, frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:7240
    • 提供者:oyang
  1. qiangda

    0下载:
  2. 设计的四人多路抢答器,基于vhdl开发环境-this project is based on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:805
    • 提供者:束方健
  1. QIAN-DA-QI

    0下载:
  2. 此次设计提出了用AT89C51单片机为核心控制元件,设计一个简易的抢答器, 本方案以AT89C51单片机作为主控核心,与MAX232、发光二极管、数码管、蜂鸣器等构成四路抢答器,利用了单片机的延时电路、按键复位电路、时钟电路、定时/中断等电路,设计的抢答器具有实时显示抢答-QIAN DA QI SHE JI
  3. 所属分类:SCM

    • 发布日期:2017-03-23
    • 文件大小:432105
    • 提供者:meteor
  1. Four-ways-of-contest

    0下载:
  2. 基于vhdl硬件设计语言而设计的四路抢答器-Based on VHDL designed hardware design language road 4 contest device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1024
    • 提供者:杨明
  1. Responder-4

    0下载:
  2. 4路抢答器,利用STC单片机设计出来的一个简单的四路抢答器-4 Responder, STC microcontroller design using a simple four out of Responder
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:386355
    • 提供者:troy
  1. qiangdaqi

    0下载:
  2. 多路抢答器 VHDL语言设计 抢答器是各类竞赛常用的仪器设备之一,它能快速、准确地判决并显示出第一抢答者。本文作者采用MAXPLUSII 软件和MAX7000S芯片,提出了一种四路抢答器的设计方案。该方案具有判断准确、硬件电路简单、容易实现等优点。 关键字:抢答器 竞争 RS触发器 EDA -Multiple Responder Responder VHDL language design competition of various kinds of equipment used, i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:80608
    • 提供者:王天宇
  1. PIC--four-way-Responder-design

    1下载:
  2. PIC 16F877 应用程序:四路抢答器设计-Singlechip PIC procedures:four way Responder design
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2017-05-27
    • 文件大小:98548
    • 提供者:
  1. FOUR-ANSER-MACHINE-DESIGN

    0下载:
  2. 单片机四路抢答器设计,电路原理图PROTEUS仿真-SCM Quad Responder design, circuit schematics PROTEUS simulation
  3. 所属分类:SCM

    • 发布日期:2017-04-30
    • 文件大小:24720
    • 提供者:zzz
  1. QDQ

    0下载:
  2. 他的基本功能是,在四组参赛的情况下,首先抢答的发出抢答信号,此时其它抢答电路失去控制作用,在优先抢答的要在固定时间进行答题,否则直接扣一分(His basic function is, in the four groups of the competition, the first answer to answer the answer signal, at this time the other answer circuit lost control, in the priority to a
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-03
    • 文件大小:1758208
    • 提供者:S空梦
  1. 抢答器

    1下载:
  2. 四人抢答器的设计 具有主持人复位功能; 两个四人抢答器可直联成八人抢答器; 数字显示选手编号:单机使用时,显示1-4号选手;联机测量时,显示1-8号选手。(Design of four-person answering device Has a moderator reset function; Two four-person responders can be directly connected into an eight-person responder; The number shows
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2020-07-02
    • 文件大小:96256
    • 提供者:soader
« 12 »
搜珍网 www.dssz.com