CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字 示波 设计

搜索资源列表

  1. shili

    0下载:
  2. 数字存储示波器的各种设计实例,有各种PDF资料及大赛论文。-A variety of digital storage oscilloscope design example, there are a variety of information and Competition PDF papers.
  3. 所属分类:SCM

    • 发布日期:2017-06-03
    • 文件大小:15688639
    • 提供者:liuyang
  1. FrequencyMeasurement

    0下载:
  2. 频率测量,对于周期波频率的测量方法很多,但大多是通过测量间接计算频率。本文介绍了用目前应用比较广泛的MCS-51系列单片机对周期波频率进行测量,并通过LED以数字形式直观地示出频率,实现测量的智能化,省去间接对频率计算的麻烦与错误。文章对其测量原理、设计和实现作了说明,并进行了误差分析-Frequency measurement, the cycle frequency of the measurement method, but are calculated indirectly by mea
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:36601
    • 提供者:洪杰
  1. oscillograph

    2下载:
  2. 这个代码是用于,数字示波器的设计,可以实现信号的实时采样与存储,还有DA转换-This code is used, the digital oscilloscope is designed to achieve real-time signal sampling and storage, as well as DA conversion. . .
  3. 所属分类:其他小程序

    • 发布日期:2017-06-10
    • 文件大小:438618
    • 提供者:王强
  1. eda

    0下载:
  2. EDA 正弦信号发生器:正弦信号发生器的结构有四部分组成,如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6,6位计数器或地址发生器CN6,正弦波数据存储器data_rom。另外还需D/A0832(图中未画出)将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟,输出一路分频的频率为32MHZ的片内时钟,与直接来自外部的时钟相比,这种片内时钟可以减少时钟延时和时钟变形,以减少片外干扰 还可以改善时钟的建立时间和保持时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:33974
    • 提供者:王丽丽
搜珍网 www.dssz.com