搜索资源列表
classasm
- 数字竞赛抢答器的制作，这个是试验报告版本的，有完整的流程图，试验电路连接图，还有原程序 大家有需要的就下巴-race Responder digital production, this is a test version of the report, a comprehensive flowchart, Test circuit map, and the original procedure is needed on the chin
shuzijingsaiqiangdaqi
- 数字竞赛抢答器，数电课设，质量保真-Answer the number of contests, and several classes based electricity, the quality of fidelity
bbb
- 基于VHDL的数字竞赛抢答器的设计及其仿真-Based on the figure competition Answer VHDL Design and Simulation
EDA
- 以前学EDA的时候做过的四个小程序，分别是24/12小时制数字钟、数字频率计、乐曲播放电路、多人智力竞赛抢答器-EDA previously done when the four small procedures are 24/12 hour digital clock, digital frequency meter, circuit music players and many more devices quiz Answer
3
- 题目要求设计一个用于智力竞赛的抢答计时器。主持人按下启动钮，开始抢答，参赛方（八方）看到允许抢答信号后分别按不同的抢答按钮参与抢答。一旦其中一方按下按钮，相应的抢答者编号显示在屏幕上，此时若其他按钮按下均无效。若无一人按下按钮，则抢答结束（以后按抢答无效）。③ 若温度值越界则进行声（蜂鸣器）、光（发光二极管）报警； 说明：界限值是自行设定的（26C），其所对应的数字量为十六进制数（0180H）。 （2）使用DS18B20采集温度，采用七段数码管显示当前温度和剩余时间，并和设置的温度
Design_of_FPGA_Responder
- 抢答器在各类竞赛中的必备设备，有单路输入的，也有组输入方式，本设计以FPGA 为基础设计了有三组输入(每组三人)，具有抢答计时控制，能够对各抢答小组成绩进行相应加减操作的通用型抢答器；现行的抢答器中主要有两种：小规模数字逻辑芯片译码器和触发器来做，另外一种用单片机来做；小规模数字逻辑电路比较复杂，用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况；本设计采用FPGA 来做增强了时序控制的灵活性，同时由于FPGA 的I/O 端口资源丰富，可以在本设计基础上稍加修改可以设计具有多组输入的抢
kcsj
- 前言... ... ... ... ... ... ... ... ... ... ... ... ..2 课题一 8路抢答器电路设计........................................2 课题二 数字电子钟设计.............................................5 课题三 交通信号灯控制逻辑电路设计.............................12 课题四 汽车尾灯控制电路..............
zhiliqiangdaqi
- 题目要求设计一个用于智力竞赛的抢答计时器。主持人按下启动钮，开始抢答，参赛方（八方）看到允许抢答信号后分别按不同的抢答按钮参与抢答。一旦其中一方按下按钮，相应的抢答者编号显示在屏幕上，此时若其他按钮按下均无效。若无一人按下按钮，则抢答结束（以后按抢答无效）。③ 若温度值越界则进行声（蜂鸣器）、光（发光二极管）报警； 说明：界限值是自行设定的（26C），其所对应的数字量为十六进制数（0180H）。 （2）使用DS18B20采集温度，采用七段数码管显示当前温度和剩余时间，并和设置的温度进行比较。 （
divider
- Verilog语言编写分频器，用于数字竞赛式抢答器的设计模块之一-The Verilog language divider for digital contest Responder design module one
second
- 利用Verilog HDL语言进行数字系统设计实现秒表的设计，涵盖原理图设计、文本设计以及进行波形仿真，并有对应的报告。报告中还包括BCD/7段译码集成电路74LS47仿真实验、单管分压式稳定工作点偏置电路仿真实验和8路智力竞赛抢答器电路设计-Use Verilog HDL language design and implementation of digital systems design stopwatch, covering schematic design, text, design,
answer4
- 数字式竞赛抢答器 设计一个可容纳四组参赛者同时抢答的数字抢答器 1.能判断第一抢答者并报警指示抢答成功，其他组抢答均无效 2.设计倒计时时钟，若提前抢答则对相应的抢答组发出警报-Digital Race Responder Design a can hold four groups of participants at the same time answering the digital answering machine 1. To determine the firs
六人抢答器
- 数字式竞赛抢答器主要由74 系列集成电路组成。该抢答器除具有基本的抢答功能外, 还能实现定时、报警和抢答信号的鉴别和首个抢答锁存等抢答相关的多功能。在初始状态主持人掌握整个抢答电路的复位键个开始抢答键，在抢答开始的时候，主持人先将电路复位，接着按下开始键，即可进入30s常规抢答；若在按下开始键之前抢答者按下按钮，电路则会报警（所对应的组的led灯将会点亮），电路将自动扣去提前抢答的组的10分。在有人抢答到后，电路会锁存第一个抢答到的组号，并进入120s答题时间，答对加分，答错则扣分。6个组别原始