CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 有秒计时的数字时钟

搜索资源列表

  1. SIJTQ6tQ

    0下载:
  2. 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒/分/时的依次显示并正确计数; 2. 秒/分/时各段个位满10正确进位
  3. 所属分类:压缩解压

    • 发布日期:2008-10-13
    • 文件大小:678406
    • 提供者:luoliang
  1. daima.用VHDL语言设计一个数字秒表

    1下载:
  2. 用VHDL语言设计一个数字秒表: 1、 秒表的计时范围是0秒~59分59.99秒,显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用,按下一次复位开关,计时器清零。 4、 具有开始/停止功能,按一下开关,计时器开始计时,再按一下,停止计时。系统设计分为几大部分,包括控制模块、时基分频模块、计时模块和显示模块等。其中,计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成,其中毫秒位、十毫秒位、秒位和
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-26
    • 文件大小:4767
    • 提供者:SAM
  1. main

    0下载:
  2. 数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择-Digital Clock is a digital circuit technology with the hours, minutes, seconds, timing devices, as compa
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:3506
    • 提供者:华成
  1. clock3

    0下载:
  2. 程序模拟一台高级时钟,功能包括以指针方式显示、以数字方式显示、日历和秒表等;可设置时间和日期。 程序使用对话框结构,左方有框显示指针式钟面,其下方有两个矩形框,一个以数字方式显示日期、星期和时间,该时间应与指针显示的时间一致。 另一个框作为秒表的显示框。对话框右方有设置时间按钮、时间快进按钮和秒表按钮。 按下设置时间按钮可弹出一对话框,用于设置当前时间、日期和星期; 按下时间快进按钮可启动快进模式,时间运行快20倍,再次按下该按钮后恢复正常; 按下秒表按钮后,秒表显示窗
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-12
    • 文件大小:2748316
    • 提供者:parker
  1. trafficlight

    0下载:
  2. 一个十字路口交通控制系统,其东西,南北两个方向除了有红、黄、绿灯指示是否允许通行外,还设有时钟,以倒计时方式显示每一路允许通行的时间,绿灯,黄灯,红灯的持续时间分别是40、5和45秒。当东西或南北两路中任一道上出现特殊情况,例如有消防车,警车要去执行任务,此时交通控制系统应可由交警手动控制立即进入特殊运行状态,即两条道上的所有车辆皆停止通行,红灯全亮,时钟停止计时,且其数字在闪烁。当特殊运行状态结束后,管理系统恢复原来的状态,继续正常运行- An intersection traffic c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:387801
    • 提供者:patient sun
  1. EDAshuzimiaobiao

    0下载:
  2. EDA数字秒表 一、总体设计要求: 设计一个数字秒表,共有6位输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分;秒表的最大计数容量为60分钟,当计时达60分钟后,蜂鸣器报警;秒表还需有一个启动信号和一个归零信号,以便秒表能随意启停及归零。 二、技术要点: 1.秒表的逻辑结构主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组成。 2.最关键的是精确的100Hz计时脉冲如何获得,可由高频时钟信号经分频得到; 3.设计时钟扫描模块seltime和显示译码器
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:922045
    • 提供者:枫叶儿2012
  1. main

    0下载:
  2. 有秒计时的数字时钟,我们需要给时钟程序加上一个表示秒的Display,然后为Clock增加成员函数。-A second digital Clock timing, we need to give the Clock program combined with a Display of said second, and then add a member function to the Clock.
  3. 所属分类:JavaScript

    • 发布日期:2017-04-04
    • 文件大小:1409
    • 提供者:Darkmoss
  1. 1

    0下载:
  2. 设计一个表示分数的类Fraction。这个类用两个int类型的变量分别表示分子和分母。 这个类的构造函数是: Fraction(int a, int b) 构造一个a/b的分数。 这个类要提供以下的功能: double toDouble(); 将分数转换为double Fraction plus(Fraction r); 将自己的分数和r的分数相加,产生一个新的Fraction的对象。Fraction multiply(Fraction r); 将自己的分数
  3. 所属分类:其他

    • 发布日期:2018-04-19
    • 文件大小:1024
    • 提供者:沉合
搜珍网 www.dssz.com