搜索资源列表
实验5_硬件乘法器操作
- ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code-MSP430F449 hardware multiplier operation code IAR Practice
add_multi
- 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents
GPS_code_nco
- 这是GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源。-This is the GPS receiver, Baseband Processing Module cumulative module design code for the code tracking loop. Code so cleverly designed to avoid the consumption of more FPGA hardware mul
expt91_multi8x8
- 基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
mcudesigne
- msp各个模块源码 如定时器，COM，硬件乘法器比较器USART,ADC.
8
- 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
custom_mul
- vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software progra
MSP430
- MSP430头文件详解，介绍特殊功能寄存器地址和控制位，看门狗定时器的寄存器定义， 硬件乘法器的寄存器定义。-Detailed MSP430 header files, describes the special function registers the address and control bits, the watchdog timer register definitions, hardware multiplier register definitions.
LSD-TEST430F5438-01_V1.1StudyBoardInstructor
- 利尔达MSP430F5438学习板的中文资料,包含硬件链接,以及IO、UCS、FLASH、WDT、TimeA、TimeB、DMA、硬件乘法器、RTC、RAM、ADC12、UART、SPI、I2C、CRC等各种操作的试验代码。-利尔达board MSP430F5438 learning Chinese data, including hardware, links, and IO, UCS, FLASH, WDT, TimeA, TimeB, DMA, hardware multiplier, R
Hardware_Multiplier
- 用VHDL写的硬件乘法器，以及测试过了，一个时钟周期内完成乘法运算。被乘数、乘数的宽度通过通用属性GENERIC参数改变而轻松改变，硬件除法器也快好了。-Written by VHDL hardware multiplier, and tested, and a clock cycle multiplication. Multiplicand, multiplier width parameter changes through the common property of GENERIC an
EDA
- 移位相加8位硬件乘法器电路设计,该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。-Add 8-bit hardware multiplier shift circuit design, the multiplier is composed of 8-bit adder to temporal order, 8-bit multiplier design.
5438mpy
- msp430单片机最新的产品MSP430F5438内部硬件乘法器的操作的示例程序-MSP430 Product latest single-chip hardware multiplier MSP430F5438 internal operation of the sample programs
MSP-TEST44X-Practice-code
- MSP-TEST44X 学习板光盘资料及实验说明 本学习板是按照教育大纲，采纳国内外许多单片机实验仪的优点,保持了传统机的实验 项目，增加了以实用技术为主的许多实验。实验内容涉及到端口，时钟，FLASH 读写，看 门狗，硬件乘法器，TIMER_A_操作，TIMER_A ，ADC&bt&lcd，通讯操作（232，485， SPI），键盘操作(独立按键,行列按键)，LED 显示，LCD 点阵操作，扩展 DATA FLASH 操作， EEPROM 共 1
EP1C3_91_MULTI8X8
- 移位相加硬件乘法器设计 程序设计与硬件实验-Add hardware multiplier shift programming and hardware design experiment
userguid-4xx
- MSP430F4XX系列混合信号处理器用户手册，介绍了定时器比较器也硬件乘法器等所有外围模块。-MSP430F4XX series of mixed-signal processor user' s manual, introduced the comparator timer has all the hardware multiplier peripheral module.
6345252
- FPGA应用实例，FPGA片上硬件乘法器的使用，编程语言vhdl-Application FPGA, FPGA-chip hardware multiplier to use, programming language vhdl
有符号小数乘法器
- 改进的verilog乘法器，改进了此项乘法，更利于在硬件中的使用(introduce this funcation in this code.)
float_mult32x32.v
- verilog 语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)