搜索资源列表
simu
- DS-UWB的仿真框图，误码率仿真，脉冲发生器，ook和bpsk调制，以及rake接收等-the simulation graph of DS-UWB,it includes the BER and pulse generation,ook and bpsk modulation and rake receiver.
app_8_way_nalyzer_with_90S1200_by_paul
- 基于AT90S1200芯片 (16MHz),源代码为汇编语言。 用户界面软件 LOLA.EXE 用途逻辑分析仪。PGEN.EXE用作脉冲发生器。均使用 delphi 编程。 提供了16位版本(LoLA16.EXE, PGen16.EXE)，适用Windows 3.1/3.11. 32位版本(LoLA32.EXE, PGen32.EXE)适用于 Windows 9x.-on AT90S1200 chip (16MHz), the source code for the assembler
双路脉冲发生器（veralog）
- Verilog HDL 程序 双路脉冲发生器的代码 包含了键盘控制，LED显示，脉冲发生，脉冲频率测量模块 是我自己写得，希望能对你有帮助，有问题可以mail：shaojunwu1@163.com-Verilog HDL dual-channel pulse generator procedure code includes a keyboard control, LED display, pulse, pulse frequency measurement module is wr
Single_Pulse
- 单个脉冲发生器的multisim9仿真文件-single pulse generator simulation document multisim9
9.1_ONE_PULSE
- 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真
脉冲发生器
- 脉冲发生器程序，LCD显示，键盘操作
maichong
- 这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数，同时产生控制信号）、脉冲发生模块（用于接受控制信号并产生脉冲输出）、脉冲接收模块（用于接收脉冲输出并记录脉冲个数）、显示模块（将接受模块记录到的脉冲总数显示到数码管上）。此程序是我从画逻辑结构图开始一步步独立开发的，并没有参考或仿照网络上的其他脉冲发生器源码，因此与网络上任何其他可控脉冲发生器的源码决无雷同。-err
maichong2
- 长度可以控制的脉冲发生器，实际使用过，VHDL编写，放心下载-pulse generator,good choice.
8259
- 用单脉冲发生器的输出脉冲作为中断源，每按一次按键产生一次中断申请，中断服务程序将在实验箱的显示屏显示一个字符“R”-Single-pulse generator output pulse as interrupt sources, each generated by a disruption of a key application for interrupt service routine to the display box in the experiment shows a charact
pulse_generator
- 本文件时关于脉冲发生器的设计-This document on the design of pulse generator
mcfsqdsp3
- 一种脉冲发生器的实现，可用于PWM控制中-The realization of a pulse generator can be used for PWM control
svc_timer33ms
- Verilog 下脉冲发生器的源代码，可用于模拟三相交流电过零点，主要用于调试一些类似SVC（无功补偿）控制器的一些算法-Pulse generator under the Verilog source code, can be used to simulate three-phase alternating current zero-crossing point, mainly for debugging similar SVC (reactive power compensation) co
ATmega16VariablePulse
- ATmega16单片机可变脉冲发生器C语言范例-ATmega16 variable single-chip pulse generator C language examples
pusle-generator
- 根据Jean J. Labrosse的dio嵌入式构件，自己编写的一个脉冲发生器。结构简洁，注释清晰，可供编程者参考。-According to Jean J. Labrosse embedded component of the dio, I have written a pulse generator. Simple, clear notes for programming reference.
m
- m序列发生器及其自相关 m序列构成的信号(矩形脉冲） m序列sinc成形信号的自相关-m-sequence generator and its associated m-sequences formed from the signal (rectangular pulse) m sinc sequence forming signal autocorrelation
时序脉冲发生器
- 本程序由AVR ATmega16单片机运行实现以下功能，触发时间范围100ms~5min,触发周期10ms~50min,触发通道1~12通道任意可调，广泛运用在工业脉冲阀控制器中，能够全面运用在各类脉冲控制场合。(This program is run by AVR ATmega16 microcontroller to achieve the following functions, trigger time range of 100ms~5min, trigger cycle 10ms~50
NE555
- 使用的是普中科技HC6800-EM3 V3.0 下载程序后，按照视频操作正确接线，数码管显示接收到的脉冲频率(After the program is downloaded, the digital tube displays the received pulse frequency according to the correct connection of the video operation.)
RIGOL信号发生器用户手册
- DG4000系列 任意函数/波形发生器 函数发生器、任意波形发生器、脉冲发生器、谐波发生器等
基于FPGA的多路同步脉冲发生器设计1
- 采用FPGA（现场可编程门序列）编写VHDL语言设计多路同步脉冲发生器，对信号进行分频处理，实现四路信号相位相差T/16和T/8的延迟相位输出，实现的四路脉冲与传统的脉冲同步器不同，它具有高集成度，高通用性，容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide
quartus4节拍脉冲发生器
- 利用d触发器实现单周期的4节拍脉冲发生器