搜索资源列表
uart16750_latest.tar
- Implements a 16550/16750 UART core
uart16750
- UART 16750 source code for VHDL
uart16750_latest.tar
- UART 16750 VHDL core
uart16750_latest[1].tar
- uart 16750 core discripe with VHDL language
uart16750_latest.tar
- UART 16750 Source Code
uart16750_latest.tar
- Implements a synthesizable 16550/16750 UART core.
wb_uart_latest.tar
- 实现一个一16750/16550 UART。该UART内核是完全基于另一个OpenCores的项目：UART_16750塞巴斯蒂安维特。 请找到有关于UART内核的文档。 该接口是现在有8位Wishbone总线兼容。 随着GHDL模拟器只需运行： ./ghdl_uart.bat 使用任何其他模拟器，开始模拟以下perl脚本必须运行之前： uart_test_stim.pl> FILENAME.TXT 其中，FILENAME.TXT是通用的“stim_
UART_16750_vhdl
- UART串口FPGA源文件，VHDL设计文件，兼容16750-UART FPGA VHDL 16750
16750
- 通过电源实现ISO16750波形输出，满足汽车电子波形的测试要求(ISO16750 waveform output is realized by power supply to meet the test requirements of automobile electronic waveform)
ISO 16750
- ISO 16750 标准共分为五个部分，除第一部分通则之外，其余四个部分分别为电力负载、 机械负载、气候负载及化学负载，另外，针对其电源系统分可适用于 12 伏特(乘客车)及 24 伏特(商用车)两类，而碍于篇幅限制，本文将仅针对使用占比较大之乘客车(Passenger Car)12 伏特系统来分别依据四项负载要求做说明。(The ISO 16750 standard is divided into five parts. The first part except for the rest o