CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 32 adder

搜索资源列表

  1. ripple-lookahead-carryselect-adder

    0下载:
  2. Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序-Ripple Adder : 16-bit full adder, semi-Canada and the ripple adder design and VHDL procedur
  3. 所属分类:WEB源码

    • 发布日期:2008-10-13
    • 文件大小:15972
    • 提供者:李成
  1. Add64

    0下载:
  2. arm 上的64位加法,将32位加法扩展到64位,同理很容易扩大到128位-arm of the 64 Adder, 32 Adder expanded to 64, empathy can be easily expanded to 128
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:12970
    • 提供者:ricky
  1. sadct

    0下载:
  2. adi 汇编写的2维FDCT程序,分成两个1D-DCT,每个1D-DCT 使用12次乘法和32次加法-Sa'adi compilation of the two-dimensional writing FDCT procedures, divided into two 1D - DCT. Each one D-12 DCT use multiplication and 32 Adder
  3. 所属分类:流媒体/Mpeg4

    • 发布日期:2008-10-13
    • 文件大小:38531
    • 提供者:tohope
  1. add(FLP).32位元的浮点数加法器

    0下载:
  2. 一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加,A 32-bit floating-point adder can be both within the IEEE 754 format to add value
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:9769
    • 提供者:TTJ
  1. acc32bit 本设计为32位数字相位累加器

    1下载:
  2. 本设计为32位数字相位累加器,门级描述的Verilog代码。其中,acc32bit.v为顶层文件,full_add1.v为一位全加器的门级描述模块,flop.v为触发器的门级描述模块。-The design for the 32-bit digital phase accumulator, gate-level descr iption of the Verilog code. Which, acc32bit.v as top-level file, full_add1.v as a full
  3. 所属分类:VHDL编程

    • 发布日期:2014-10-27
    • 文件大小:755712
    • 提供者:吴亮
  1. 32-float-point-adder

    0下载:
  2. 32位浮点加法器。我第一次上载源码你就放过我吧,我就是想看一看加法器应该怎么做。-Floating point adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1175
    • 提供者:周奕彤
  1. brentkung_32

    0下载:
  2. 32 bit brentkung adder tr-32 bit brentkung adder tree
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1163
    • 提供者:suha
  1. koggestone_32

    0下载:
  2. koggee stone 32 bit adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:955
    • 提供者:suha
  1. CSLA_32

    0下载:
  2. 32bit carry select adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:705
    • 提供者:suha
  1. floating-point-adder1

    1下载:
  2. 基于VHDL语言的32位单精度的浮点加法器-floating point adder based on VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:9602
    • 提供者:Rosen
  1. ADDER

    0下载:
  2. 本设计是用32位的并行全加器的,可以实现浮点运算!-The design is a parallel 32-bit full adder, and floating-point operations can be achieved!
  3. 所属分类:MiddleWare

    • 发布日期:2017-03-23
    • 文件大小:278443
    • 提供者:王强
  1. myadd32

    0下载:
  2. 32位全程加法器,可以进行移位操作及多位多输入多输出加减法-32-bit full adder, shift operations can be carried out and a number of multiple-input multiple-output addition and subtraction
  3. 所属分类:MiddleWare

    • 发布日期:2017-04-05
    • 文件大小:1473
    • 提供者:lwq
  1. adder

    0下载:
  2. 8位cla,采用for结构,可以扩张成32位或者16位-8 cla, used for the structure, you can expand into a 32-bit or 16-bit
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-04
    • 文件大小:36772
    • 提供者:sigma
  1. adder

    0下载:
  2. 本设计是做了一个32位超前进位加法器,能够快速计算-This design is made of a 32-bit lookahead adder, to quickly calculate
  3. 所属分类:Other systems

    • 发布日期:2017-03-22
    • 文件大小:39175
    • 提供者:zhaozimou
  1. Floating-Point-Adder

    1下载:
  2. 浮点数加法器IP核的vhd设计。浮点数加法运算是运输中使用最高的运算,结合vhdl和EPGA可编程技术,完成具有5线级流水线结构、符合IEEE 754浮点标准、可参数化为单、双精度的浮点数加法器。-Floating point adder design IP core vhd. Floating-point addition operation is used in most transport operations, combined with vhdl and EPGA programmab
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:154913
    • 提供者:凌音
  1. Adder_Kogge_Stone_32bit_With_Test_Bench

    1下载:
  2. verilog source code and test bench of Adder Kogge Stone 32-Bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:528579
    • 提供者:abanuaji
  1. brentkung_16

    0下载:
  2. 16位的brentkung加法器树,在xilinx软件下-16-bit brentkung adder tree, under the xilinx software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:411876
    • 提供者:abby
  1. 32-rip-adder

    0下载:
  2. A ripple carry adder allows you to add two 32-bit numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1218
    • 提供者:kaream
  1. adder

    0下载:
  2. adder 32 is very easy to use adder 32 is make up by 4 adder 4 and i have nothing to say already~!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:792487
    • 提供者:sofat
  1. adder_32bits

    0下载:
  2. 32位进位选择加法器,预置逻辑0和逻辑1,各模块并行运行,只要通过进位位选择逻辑0或者逻辑1即可,提高了运行速度。-32-bit carry select adder, preset logic 0 and logic 1, the modules run in parallel, as long as through the carry bit selection logic 0 or logic 1 can improve the speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:399139
    • 提供者:JTEven
« 12 3 4 5 »
搜珍网 www.dssz.com