CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - AM using VHDL

搜索资源列表

  1. HDB3

    0下载:
  2. 源于老师的作业,实现将01代码转化成HDB3码,另外还有用VHDL语言编的,不过我这没有-teachers from the operations, achieving 01 HDB3 code into the code, as well as using VHDL series, but I am not
  3. 所属分类:数学计算/工程计算

    • 发布日期:2008-10-13
    • 文件大小:39011
    • 提供者:王原
  1. MC1496

    0下载:
  2. 使用MC1496实现AM调制的PDF格式说明书。-AM modulation using MC1496
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:240857
    • 提供者:liuyu
  1. vhdlcodes

    0下载:
  2. with this rar file i am sending five source codes in vhdl for xor gate,xor gate using tristae gate,electronic voting machine,mod 16 counter,jk flip flop.please accept these codes and make me member of this site.so that i can download code from this s
  3. 所属分类:Other systems

    • 发布日期:2017-04-04
    • 文件大小:2153
    • 提供者:nitin
  1. zd

    0下载:
  2. 我的课程设计内容的一部分 很好用的 vhdl语言 -I am a part of the content of the curriculum design using vhdl language well
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:845
    • 提供者:africanz
  1. AM_VHDL

    0下载:
  2. AM Demodulator using VHDL for Xilinx FPGA. ISE software
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:6050
    • 提供者:ali
  1. fir

    1下载:
  2. 数字电路设计中的,fir滤波器设计,我做的是8位宽的,利用vhdl实现,附带了完整的代码,报告,我没有对我的信息进行删除,是希望大家能够诚实的利用这个代码,提高自身本领。-Digital circuit design, fir filter design, I am doing is 8 bits wide, using vhdl implementation, with a complete code, the report, I did not delete my information i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3323138
    • 提供者:de de
  1. dds_final

    1下载:
  2. 使用Verilog HDL语言实现的一个DDS,可以发生0-10Mhz正弦波、方波、三角波,频率步进可调,FM调制、AM调制,调制度可调。DA芯片为8位并行,160MHz-Using the Verilog HDL language implementation of a DDS, can occur 0-10Mhz sine, square, triangle wave, frequency step tunable, FM modulation, AM modulation, adjusta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-09-21
    • 文件大小:1638657
    • 提供者:nostalgia
  1. dayin

    0下载:
  2. 该程序利用vhdl语言,采用查表法实现am调制,此方法简洁又有效-The program using vhdl language, using look-up table method to achieve am modulation, this method is simple and effective
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:66578
    • 提供者:rain
  1. Fuzzy_Image

    0下载:
  2. A IEEE Paper for Noise Removal using Fuzzy is solved partially using VHDL, with my understanding the matlab tool is much easy to implement this but i tried and successfully completed, now i am revealing it partially for understanding-A IEEE Paper for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:547566
    • 提供者:kalidas
  1. ZHWX

    0下载:
  2. DDS 产生正弦信号,OOK,AM三种波形。 使用xilinx FPGA VHDL-DDS. Resulting in sinusoidal signal, OOK, AM three waveforms. Using xilinx FPGA VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2836127
    • 提供者:张文轩
搜珍网 www.dssz.com