搜索资源列表
F_DIV
- K51 浮點數除法，用匯編編寫，基礎的東西
div
- 对输入时钟clock进行F_DIV倍分频后输出clk_out-Input clock clock for F_DIV times points after clk_out frequency output
fdiv0_256_14
- 利用Verilog HDL制作一个数控频率计，0~256可控(Use Verilog HDL to make a CNC frequency meter, 0~256 controllable)