搜索资源列表
CS8955TV_source_code.rar
- CS8955控制TV软件。用MCU做模拟电视的控制。,CS8955+TV+TNJ7355(tuner).The CS8955 micro-controller is an 8051 CPU core embedded device targeted for LCD Monitor, LCD TV, Home Appliance, or Consumer Products application. The CS8955 is pin-out compatible with MCS-51
STM3210ELK
- STM3210E-LK 开发板的使用手册 -User manual of STM3210E-LK learning kit The STM3210E-LK is a version of the STM32-LK learning kit for the STM32F103ZET6 (LQFP144) microcontroller. The STM32F103ZET6 is high density STM32 microcontroller based on the Cort
sls_sram_16_bit
- altera NIOS软核系统中构建外接SRAM接口的例子-altera NIOS soft-core system to build external SRAM interface example
SRAM
- F020集成以太网接口核心模块SRAM例程源代码-F020 integrated Ethernet interface module SRAM core routine source code
DE2_NIOS_LITE_SRAM
- DE2-SRAM-IP-CORE 需要开发ip core的朋友可以参考哦 ~-DE2-SRAM-IP-CORE need to develop friends can ip core reference Oh ~
SRAM_Controller
- Altera University Program的Avalon总线IP核，SRAM控制代码，可以解压后直接挂载在Avalon总线上 -Altera University Program of the Avalon bus IP core, SRAM control code can be directly mounted after decompression in the Avalon bus
Sram_core
- Implementation a Sram Controller Core
foad_cap_sensor_CODEVISION_SOURCE
- Chip type : ATmega16 Program type : Application Clock frequency : 16.000000 MHz Memory model : Small Optimize for : Size (s)printf features : int, width (s)scanf features : int, width External SRAM size : 0 Data Stack size :
MCU_Design_traffic_lights
- 本次设计为十字路口交通灯控制系统设计,硬件部分它以8031单片机为核心,并在此基础上扩展了程序存储器（EPROM）2764、静态数据存储器（SRAM）6264，利用地址锁存器74LS373扩展I/O并行接口芯片8255A。软件部分它结合定时/计数等知识进行程序编译。-The design for the intersection traffic light control system design, hardware components it to 8031 as the core, and
LPC1766
- 32-bit ARM Cortex-M3 microcontroller up to 512 kB flash and 64 kB SRAM with Ethernet, USB 2.0 Host/Device/OTG, CAN-The LPC1768/66/65/64 are ARM Cortex-M3 based microcontrollers for embedded applications featuring a high level of integration and l
mb_support_sram
- 配置MB软核使其支持，SRAM并在此基础上做UART测试，文章（我写的呵呵）详细的讲了如何从最对SRAM时序进行配置，如何设置相应参数，如何生成硬件平台，实在是入门必备。-configure the MB ip core to support SRAM .and ,do a test with dsp uart
VGA_CCD531
- 本文围绕一个包含Nios II软核处理器的可编程片上系统展开数码相机的样机设计。论文首先对样机所要达到的整体功能进行了规划，接下来并行开展了软硬件设计。在硬件方面，充分利用了所使用平台提供的SD卡插槽、键盘、数码管、SRAM等各种硬件资源，并用Verilog HDL硬件描述语言设计了样机系统所需要的VGA接口控制器、CMOS图像传感器接口控制器以及VGA显示存储器；在软件方面，本文基于Nios II软核处理器用C语言实现了SD卡的驱动、FAT文件系统的移植、VGA显视器的驱动以及BMP图片文件的
RTC
- The STM32F051x family RTC应用-The STM32F051x family incorporates the high-performance ARM Cortex.-M0 32-bit RISC core operating at a 48 MHz frequency, high-speed embedded memories (Flash memory up to 64 Kbytes and SRAM up to 8 Kbytes), and an exten
STM32-Development-Guide-(2)
- STM32系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的ARM Cortex-M3内核。按性能分成两个不同的系列：STM32F103“增强型”系列和STM32F101“基本型”系列。增强型系列时钟频率达到72MHz，是同类产品中性能最高的产品；基本型时钟频率为36MHz，以16位产品的价格得到比16位产品大幅提升的性能，是16位产品用户的最佳选择。两个系列都内置32K到128K的闪存，不同的是SRAM的最大容量和外设接口的组合。时钟频率72MHz时，从闪存执行代码，STM32功耗3
FA161-SCH
- 联华众科FPGA开发板FA161核心器件为 Altera Cyclone系列FPGA EP1C6，FA161板载有SDRAM，SRAM，FLASH方便制作各种应用，开发板所带资料中包括了上位机与开发板USB通信，上位机与开发板以太网通信，上位机与开发板串口通信例程。FA161板载有USB 1.1，USB 2.0(CY7C68013A)接口，以太网接口(RTL8019AS)。FA161上可以进行HDL程序开发，可以进行nios ii程序开发，可以结合MATLAB制作DSP Builder应用。FA
SRAM
- 使用Verilog语言编写的SRAM读写程序,不用添加IP核,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-SRAM using Verilog language literacy program, do not add the IP core in Xilinx Spartan-6 run through, is a very good program Verlog
STM32F103boot
- STM32启动过程解析 1、 通过boot引脚设置可以将中断向量表定位于SRAM区，即起始地址为0x2000000，同时复位后PC指针位于0x2000000处； 2、 通过boot引脚设置可以将中断向量表定位于FLASH区，即起始地址为0x8000000，同时复位后PC指针位于0x8000000处； 3、 通过boot引脚设置可以将中断向量表定位于内置Bootloader区，本文不对这种情况做论述； &
STM32F103boot
- STM32启动过程解析 1、 通过boot引脚设置可以将中断向量表定位于SRAM区，即起始地址为0x2000000，同 时复位后PC指针位于0x2000000处； 2、 通过boot引脚设置可以将中断向量表定位于FLASH区，即起始地址为0x8000000，同 时复位后PC指针位于0x8000000处； 3、 通过boot引脚设置可以将中断向量表定位于内置Bootloader区，本文不对这种情况做 论述； 而Cortex-M3内核规定，起始地址必须存放堆
IS61WV51232BLL
- 这是SRAM-IS61WV51232BLL在NIOS软核应用下的读写时许代码。-This is SRAM-IS61WV51232BLL under NIOS soft-core application code reader o' clock.
异步FIFO
- 纯Verilog实现的异步FIFO，分为读写控制模块，SRAM CORE，同步等几个模块，内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)