CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL 网络

搜索资源列表

  1. fpga-dm9000a

    4下载:
  2. 一个项目工程,硬件包含XINLINX FPGA,配置FLASH,串口,SDRAM,与以太网芯片DM9000A,实现数据采集,以太网传输,电路验证完全正确,请放心使用,SPARTAN 3E 的BGA引脚320个,不容易布板,可以参考使用的。要FPGA实现网络通信也可以参考电路,B因为产品升级了所以公开原来的电路的。 -A project engineering, hardware contains XINLINX FPGA, configuration FLASH, serial port, SD
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-26
    • 文件大小:915005
    • 提供者:rong
  1. router_routing

    0下载:
  2. 片上网络NOC基于fpga实现的,routing模块。-NOC-chip networks realized fpga-based, routing module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1033
    • 提供者:巴音
  1. 基于模糊神经网络的自适应预失真功放

    0下载:
  2. 基于模糊神经网络的自适应预失真功放。DPD功放模型的研究。-Based on fuzzy neural network adaptive predistortion power amplifier. DPD amplifier modeling.
  3. 所属分类:文档资料

    • 发布日期:2017-03-23
    • 文件大小:174488
    • 提供者:jack
  1. CyclonePLL

    1下载:
  2. Cyclone™ FPGA具有锁相环(PLL)和全局时钟网络,提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件,就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟更高,时钟延迟和时钟偏移最小,减小或调整时钟
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:554027
    • 提供者:裴雷
  1. seven

    0下载:
  2. 这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器,通过独特的3次映射一位全加器的方法从而实现七人表决器的功能,与网络上任何其他的七人表决器源码决无雷同。-This is my ISP programming in an independent experiment using a structured, prepared as described in a seven-member voting machine, through a unique 3 times a full a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:84870
    • 提供者:daisichong
  1. Proteus

    0下载:
  2. protus的人们必备,是从网络上摘录的经典-people must protus is extracted from the network on a classic
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-03
    • 文件大小:705983
    • 提供者:nanyuanqi
  1. Digital Filter implementation by FPGA

    0下载:
  2. 1.an fpga implementation of the image space reconstruction algorithm for hyperspectral imaging analysis 2. fpga implemention of a median filter 3. fpga implementation of digital filters 4.hardware acceleration of edge detection algorithm on
  3. 所属分类:软件工程

    • 发布日期:2012-12-01
    • 文件大小:1969214
    • 提供者:carol
  1. FPGA-basedhardwareimplementationofneuralnetworks.r

    0下载:
  2. 基于FPGA的神经网络硬件实现中的关键问题研究,适合用fpga研究神经网络的工程人员参考-FPGA-based hardware implementation of neural networks in the study of key issues for research with neural networks fpga reference works
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:88344
    • 提供者:bonjour
  1. MTDB_SYSTEM_CD_V1.0

    0下载:
  2. ALTERA Nios II Embedded Evaluation Kit开发板制造商(terasic)提供的多媒体显示板(Terasic Multimedia Touch Panel Daughter Board (MTDB))扩展开发包。 里为有两个开源的例子 1.MTDB_SD_Card_Audio,从SD卡中读取WAV文件然后通过DA播放,这个对不SD Card的初学者非常的有用,可以知道使用FPGA SPI来读写SD CARD。 2.MTDB_Systhesiz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-24
    • 文件大小:27464909
    • 提供者:myfingerhurt
  1. myprojects

    0下载:
  2. 同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备,在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来,随着需要自建内部通信系统的公司和企业不断增多,同步数字复接设
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2397735
    • 提供者:chenysh
  1. mesh_dft

    0下载:
  2. 自己写一个关于维mesh结构的noc网络,verilog,仿真结果无误。-Write their own structure on the noc-dimensional mesh network, verilog, accurate simulation results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:95004
    • 提供者:巴音
  1. web

    0下载:
  2. 模拟网络串行通信 近期对计算机间通信比较感兴趣,同时研究usb通信原理,起步为串行通信于是想为更好地理解其机理做一定基础性研究,故做了异步串行通信设计实验。 经过QUARTUS验证,获得了一等奖!-Simulation of the recent serial communication network between the communication of more interested in computers, communications usb at the same time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1860935
    • 提供者:ayls
  1. h264

    0下载:
  2. 这本规范的一部分,承担了开发的一种编码方法的需求不断增长,可 便利的天然和合成的活动图像和相关的自然人或可视对象 合成的声音,如数字存储媒体,各种应用互联网,有线或各种形式的 无线通讯等本规范的使用意味着运动视频可以被操纵的 一种电脑数据形式,可以在不同的存储介质传播,并收到超过储存 现有和未来的网络,对现有和未来的广播频道的分发。-This part of this specification was developed in response
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-04-09
    • 文件大小:1475165
    • 提供者:xuai
  1. 4by4

    0下载:
  2. 4输入,4输出,clos网络所用,有利于连接处理器和处理器,处理器和存储器传输数据。-4 inputs, 4 outputs, clos network use is conducive to connecting the processor and processor, processor and memory to transfer data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:775
    • 提供者:davidsun
  1. aaccddeeff

    0下载:
  2. 基于模糊神经网络的自适应预失真功放。DPD功放模型的研究。-Based on fuzzy neural network adaptive predistortion power amplifier. DPD amplifier modeling.
  3. 所属分类:Document

    • 发布日期:2017-03-28
    • 文件大小:174496
    • 提供者:jack
  1. fir_filter

    0下载:
  2. 实现滤波器的功能,有限冲激响应(FIR)数字滤波器和无限冲激响应(IIR)数字滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单,但它相位的非线性,要求采用全通网络进行相位校正,且稳定性难以保障。FIR滤波器具有很好的线性相位特性,使得它越来越受到广泛的重视。-Realize the filter function, finite impulse response (FIR) digital filters and infinite impulse response (IIR) dig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:945511
    • 提供者:陈辉
  1. cycloneIII_3c120_dev_niosII_standard

    0下载:
  2. 该源码是关于FPGA片上系统sopc的nios处理器设计,他实现了led,lcd以及Internet网络各种功能,源码已经测试通过,读者可以使用-The source is on the FPGA chip on the system sopc the nios processor design, he realized the led, lcd, and Internet networking features, source code has been tested, the reader
  3. 所属分类:Other systems

    • 发布日期:2017-06-22
    • 文件大小:39700451
    • 提供者:雪晨
  1. intit

    0下载:
  2. 初始化网络芯片,我负责的是MAC的初始化和PHY初始化。可以试着在此基础上编写以太网。-Initialize the network chip, I am responsible for the MAC and PHY initialization initialization. Can try to write on this basis Ethernet.
  3. 所属分类:Other systems

    • 发布日期:2017-03-29
    • 文件大小:1930
    • 提供者:张见平
  1. wireless1

    0下载:
  2. NS2网络层仿真的材料,可动态调整发射功率-NS2 network layer simulation of materials, which can dynamically adjust transmit power
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-03-26
    • 文件大小:2220
    • 提供者:东瀛
  1. VHDL实用教程

    0下载:
  2. VHDL语言开发例程,可以直接使用的测试源代码(VHDL language development routines, you can directly use the test source code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:6425600
    • 提供者:孙浩1
« 12 »
搜珍网 www.dssz.com