搜索资源列表
Muliterfovhdl
- 基于vhdl硬件描述语言的快速乘法器设计-Muilter for vhdl
RAM
- 曾经做过一电子竞赛课题部分，硬件描述语言VHDL做数据存储器512位存储深度，-Competition has been a subject of electronic parts, hardware descr iption language VHDL do data memory storage depth of 512,
keyboard
- 44键盘按键循环显示（用VHDL硬件描述语言通过Altera软件实现）-44 keyboard keys cycle display (using VHDL hardware descr iption language software through Altera)
DDS
- DDS频率合成器（使用VHDL硬件描述语言，通过Altera QuartusII开发）-DDS frequency synthesizer (using VHDL hardware descr iption language, through the development of Altera QuartusII)
VGA_640480VGA
- 640480VGA 控制器 （使用VHDL硬件描述语言，通过Altera QuartusII 开发）-640480VGA controller (using VHDL hardware descr iption language, through the development of Altera QuartusII)
Uart
- Uart总线，VHDL语言，硬件描述语言源码-Uart bus, VHDL language, VHDL source code
FSKdemodulation
- 基于VHDL硬件描述语言对FSK调制信号进行解调 -A VHDL program to realize the FSK demodulation of digital signals
PSKdemodulation
- 利用硬件描述语言VHDL实现PSK信号的调制-A VHDL program to realize the PSK demodulation of digital signals
PSKcodeconversion
- 利用硬件描述语言VHDL实现PSK信号相对码和绝对码的转换-Two VHDL programs to realize the PSK signals conversion between absolute and relative code
jdmfsq
- 基于VHDL硬件描述语言的基带码发生器程序设计与仿真-VHDL hardware descr iption language based on the base-band code generator program design and simulation
UART_VHDL
- 由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA/CPLD和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(HDL)描述电路系统。就FPGA和CPLD开发而言，比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和 AHDL 等，其中VHDL和Verilog HDL因适合
base-band_code_generator
- 基于VHDL硬件描述语言的基带码发生器程序设计与仿真，基于VHDL硬件描述语言，产生常用基带码-VHDL hardware descr iption language based on the base-band code generator program design and simulation
DAC0832
- 硬件描述语言VHDL的D/A转换程序,可用于做实验,或者初学者借鉴.-Hardware Descr iption Language VHDL of the D/A conversion process can be used for experiments, or the beginners learn.
ram
- 使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个RAM存储器。-The use of Altera' s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware descr iption language to achieve a RAM memory.
Project_of_digital_filter
- 基于VHDL硬件描述语言在QUATUSII平台中的数字滤波器工程设计-Project_of_digital_filter
Project_of_DDS
- 基于VHDL硬件描述语言的数字频率计设计-Project_of_DDS
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础 上，采用超高速
startwatch1
- 利用VHDL硬件描述语言实现 一个秒表设计，其中有5个VHDL文件。startwatch为顶层文件-The use of VHDL hardware descr iption language designed to achieve a stopwatch, of which five VHDL files. startwatch for the top-level files
vhdl
- VHDL是一门很好的硬件描述语言。它有很多功能和语句。-VHDL is a very good hardware descr iption language. It has a lot of functions and statements.
zhangjun
- 用硬件描述语言实现数字钟的设计，实现正常计时，报整点时数，电台整点报时，12小时制与24小时制转换等功能。其中有代码和仿真结果-Using hardware descr iption languages digital clock design, implement the normal timing, the whole point, the number of newspaper, radio and the whole point timekeeping, 12-hour and 24-h