CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - algorithms in fpga

搜索资源列表

  1. CORDIC_FLOAT

    0下载:
  2. 这是一个数值计算算法在FPGA中实现的东东。包括CORDIC算法的详细资料还有float型数的详细论述,可供参考。-This is a numerical algorithms in FPGA achieve saucepan. CORDIC algorithm include detailed information is the number of float-type discussed in detail for reference.
  3. 所属分类:数学计算/工程计算

    • 发布日期:2008-10-13
    • 文件大小:2980350
    • 提供者:克林顿
  1. sobel

    0下载:
  2. 这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件,可在QuartusII或MaxplisII下综合和仿真,并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测,同时还可以实现其它的图像模块化处理算法,例如高斯滤波,平滑等。-this is my own preparation for the 256 * 256 size of the image segmentation Edge Detection vhd document in the n
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3135
    • 提供者:刘洋
  1. 20090224fpga

    0下载:
  2. 《数字信号处理的FPGA实现》代码,数字信号处理一些算法的FPGA代码,比较全-" Digital signal processing FPGA implementation" code, digital signal processing FPGA code some algorithms to compare the whole
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:609726
    • 提供者:冰火
  1. Digital Filter implementation by FPGA

    0下载:
  2. 1.an fpga implementation of the image space reconstruction algorithm for hyperspectral imaging analysis 2. fpga implemention of a median filter 3. fpga implementation of digital filters 4.hardware acceleration of edge detection algorithm on
  3. 所属分类:软件工程

    • 发布日期:2012-12-01
    • 文件大小:1969214
    • 提供者:carol
  1. Robotic_Exploration_and_Landmark_Determination_us

    0下载:
  2. Sensing and planning are at the core of robot motion. Traditionally, mobile robots have been used for performing various tasks with a general-purpose processor on-board. This book grew out of our research enquiry into alternate architectures fo
  3. 所属分类:software engineering

    • 发布日期:2017-05-06
    • 文件大小:1348579
    • 提供者:moatasem momtaz
  1. QAM

    0下载:
  2. 以QAM系统设计为例——介绍在FPGA中实现DSP算法-QAM system as an example to the design- introduced in the realization of DSP algorithms in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:166005
    • 提供者:陈文诚
  1. TheDesignofFIRFilterBasedonFPGA

    0下载:
  2. 从分析FIR 数字滤波器的原理和设计方法入手,主要针对基于FPGA 实现数字滤波器乘法器的算法进行了比较研究,并通过一个8 阶FIR 低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FPGA 的高速特性。-From the analysis of FIR digital filter design theory and approach, mainly based on the realization of digital filter FPGA multiplie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6372564
    • 提供者:xxxmmmccc
  1. image_enhacement_fpga

    1下载:
  2. Image Enhancement algorithms implemented on FPGA in the literature. Papers are added.
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-29
    • 文件大小:3221610
    • 提供者:hazan
  1. xiabianpin

    0下载:
  2. 文中应用软件无线电思想对数字下变频器中的几个关键技术进行了研究,对下变频各个模块所涉及到的CIC、HB、FIR等关键算法进行了讨论、提炼与总结,应用matlab软件设计了下变频器中的CIC、HB、FIR滤波器等核心模块,并将各模块融为一体从软件实现的角度完成了对系统的搭建和功能仿真.仿真结果表明,系统实现了对中频信号的下变频处理且无失真现象,大大减少了软件无线电系统数宁信号处理的运算量和数据的存储量,极大地提高了系统的实时性.-The paper application software rad
  3. 所属分类:Project Design

    • 发布日期:2017-03-31
    • 文件大小:287968
    • 提供者:王楚宏
  1. FPGA_ImageProcessing

    0下载:
  2. Implementation of Image Processing Algorithms in FPGA Hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:105820
    • 提供者:Sooraj
  1. RAKE_FPGA

    0下载:
  2. RAKE技术与CDMA系统相结合,能够带来系统容量和通信质量的极大提 高。根据军事通信中对设备便携性及低功耗的特殊要求,本文研究了一种便携式 基站的收发系统,重点研究了其中的RAKE接收部分。给出了系统的发送方案和 接收方案,对接收机部分所涉及的关键技术和算法,包括数字下变频技术、匹配相关技术、多径搜索技术、信道估计技术、解调及多径合并技术进行了较为详细的分析和说明。在此基础上,运用VHDL语言进行了硬件平台上FPGA部分的功能实现,并对整个系统进行了调试,给出了一些相关的仿真及测试
  3. 所属分类:Project Design

    • 发布日期:2016-11-16
    • 文件大小:2499932
    • 提供者:徐进
  1. Lossless_Compression_Method_for_Bayer_Image_and_FP

    0下载:
  2. 描述Bayer图像无损压缩的一种先进算法及其如何在FPGA上实现-Descr iption Bayer Image is an advanced lossless compression algorithms in the FPGA to achieve and how
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:227517
    • 提供者:hunter
  1. FPGA-and-DSP-based-on-the-Bayer-format-image-pre-p

    0下载:
  2. 在图像实时处理的过程中,下层图像预处理的数据量大,运算简单,但是要求运算速率高,可以用FPGA硬件来处理,上层所处理的数据量少,算法结构复杂,适于运算速度快,寻址灵活的DSP数字信号处理器进行处理。该系统充分发挥了FPGA和DSP各自的优势,能更好地提高图像处理的实时性,降低成本。 -Real-time processing in the image process, the lower the amount of data preprocessing, simple operation,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:97095
    • 提供者:汪江
  1. sqrt-base-on-fpga

    0下载:
  2. 对一种改进的不恢复余数的开方算法(non - restoring square - root algorithm)进行了讨论 ,并将其应用于基于 IEEE 754 标准的32 位浮点格式的开方运算中 ,以一款 FPGA 为载体 ,实现了进行运算的基本电路。对目前存在的几种开方 算法进行了评述 ,分析了他们的优缺点 ,提出了改进的不恢复余数开方算法模块化的设计思路与关键电路 ,并分析了仿真和 逻辑综合的结果 ,证明了该算法运算速度较快且占用资源极少的特点。-An improved no
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:125577
    • 提供者:
  1. FPGA-implementation-of-CORDIC

    0下载:
  2. 就目前的趋势来看,对硬件复杂信号处理的了解主要是缺少对硬件信号处理结构的了解。虽然有许多硬件高效算法的存在,但是由于在过去得25年里软件的优势明显,人们对这些法则并不了解。CORDIC法则就是其中的一个,它是运用平移-相加完成某些三角函数,双曲线,线性,对数的运算功能。虽然有很多的文章已经介绍了CORDIC 运算法则的各种不同的方面 ,却很少有针对CORDIC在FPGA上执行的研究。这篇论文就是研究在一个CORDIC体系下,以往的那些功能是如何完成的,以及解释运算法则如何工作,而且探究针对FPG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:120220
    • 提供者:可难
  1. 1-D-DWT_verilog-code

    0下载:
  2. Image compression is one of the prominent topics in image processing that plays a very important role in reducing image size for real-time transmission and storage. Many of the standards recommend the use of DWT for image compression. The compu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1474276
    • 提供者:jeason
  1. mimo_dectection20160112

    0下载:
  2. mimo检测算法的FPGA实现,包括最小迫零检测算法和ML检测算法,已在ISE上仿真通过-mimo detection algorithms on FPGA, including a minimum zero forcing detection algorithm and ML detection algorithm has been through in the ISE simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1784781
    • 提供者:zhang
  1. tnn7_code_201212141110

    2下载:
  2. 人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:63488
    • 提供者:合发
  1. 5-HandelC

    0下载:
  2. Handel-C语言的学习文档。Handel-C语言由C/C++演化而来,可以自动实现C到VHDL、C到Verilog、C到EDIF等转换。在DK环境中,DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现:C到VHDL、C到Verilog、C到EDIF等的自动生成), 进而通过FPGA实现,从而保证了各种复杂的高难算法在工程应用的实时性。(Handel-C language documentation. Handel-C language by C/C++ Evolv
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:1037312
    • 提供者:艾斯德斯
  1. DWT_verilog-code

    1下载:
  2. 图像压缩是图像处理中的一个重要课题,在减少图像尺寸以实时传输和存储方面起着非常重要的作用。许多标准推荐使用DWT进行图像压缩。DWT的计算复杂度对基于DWT的图像压缩算法的实时使用提出了重大挑战。在本文中,我们提出了一种改进的提升方案来计算近似和详细的DWT系数。修正的方程使用右移运算符和6位乘法器。计算中的层级减少到一个,从而最小化延迟和增加吞吐量。ViTEX-5 FPGA上实现的设计工作在180 MHz,功耗小于1W的功率。该设计占用了FPGA上不到1的LUT资源。所开发的体系结构适合于FP
  3. 所属分类:图形图象

    • 发布日期:2021-02-07
    • 文件大小:1473536
    • 提供者:asde198250
« 12 »
搜珍网 www.dssz.com