CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - bcd

搜索资源列表

  1. BIN_BCD

    0下载:
  2. 用硬件描述语音实现二进制数据转换成BCD数据-Using hardware descr iption voice to achieve the binary data into BCD data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:620040
    • 提供者:sleeeeeeep
  1. bcd-decoder

    0下载:
  2. 用Verilog实现的BCD译码器. 经Quartus||波形仿真无误 经硬件验证无误-BCD decoder Realized by Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:54934
    • 提供者:萧月
  1. HEX2BCD

    0下载:
  2. 基于fpga的二进制和BCD骂转换模块vhdl描述,只需修改相关参数即可使用-Fpga-based binary and BCD conversion module called vhdl descr iption, simply modify the relevant parameters to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:756
    • 提供者:郭帅
  1. bcd_bit_convert

    0下载:
  2. BCD码流(modelsim测试时需使用)转二进制码流(PCM)的matlab代码,给需要的朋友做个参考-BCD code stream (modelsim test to use) to a binary stream (PCM) of matlab code, to be a reference to a friend in need
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-07
    • 文件大小:2384
    • 提供者:hcf
  1. Binary_to_BCD_Converter

    0下载:
  2. General Binary-to-BCD Converter The linked code is a general binary-to-BCD Verilog module, and I have personally tested the code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:25760
    • 提供者:volkan
  1. BCD

    0下载:
  2. 用于西门子S7200的BCD码的转换,相关的转换代码和控制程序可以我交流。-Siemens S7200 for the conversion of the BCD code
  3. 所属分类:STL

    • 发布日期:2017-03-29
    • 文件大小:2895
    • 提供者:LEE
  1. BinaryBCD

    0下载:
  2. binary can be change into bcd code ,you can download-binary can be change into bcd code, you can download
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:33924
    • 提供者:wang
  1. sn7448

    0下载:
  2. verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:567
    • 提供者:王先生
  1. 4_in_1_converter

    0下载:
  2. this program can convert binary --> gray binary --> BCD BCD --> XS3 Gray --> binary... inputs will be of 4 bits for each converter.. If you have any doubt,then mail me at prem_bombay@yahoo.co.in -this program can conver
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:860
    • 提供者:Sumit
  1. binarytobcd

    0下载:
  2. binary to bcd which converts 8bit binary input to bcd -binary to bcd which converts 8bit binary input to bcd
  3. 所属分类:assembly language

    • 发布日期:2017-04-06
    • 文件大小:3407
    • 提供者:suri
  1. Seven-Segment-Decoder

    0下载:
  2. 用VHDL语言在FPGA上实现将十进制bcd码转换成七段led显示码-FPGA using VHDL language to achieve will be converted to decimal bcd yards led seven segment display code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:533
    • 提供者:吴金通
  1. bcd_updown_counter2

    0下载:
  2. It is a simple 4-digit bcd up down counter written in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:574
    • 提供者:jason
  1. bcd_adder

    0下载:
  2. verilog code for bcd adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:10047
    • 提供者:sandeep
  1. 6-BCD

    0下载:
  2. 这是一个关于BCD码与二进制转换的程序,希望对大家有所帮助-BCD
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:906
    • 提供者:刘鹏辉
  1. xq_Test7

    0下载:
  2. VHDL语言编写一个BCD计数器并在七段显示数码管上显示的程序,实现了动态扫描,而且很好用-VHDL language a BCD counter and in the seven-segment display digital tube display process to achieve a dynamic scanning, and it just works
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:144040
    • 提供者:夏强
  1. bcd

    0下载:
  2. 3位BCD码转换成5位BCD码子程序-3 BCD code BCD converted into five distinctly different procedures
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:522
    • 提供者:yugioh
  1. 16jinzhizhuanh

    0下载:
  2. 将给定的一个十六进制数,转换成十进制(BCD)码-Given in a hexadecimal number into decimal (BCD) code
  3. 所属分类:assembly language

    • 发布日期:2017-04-06
    • 文件大小:18894
    • 提供者:
  1. HEXtoBCD

    1下载:
  2. 在目前所发表的十六进制转化成BCD码的处法中,一般都采用移位相加的方法,其计算过程都比较费时,不适宜很多场合,且很多不适宜C语言调用。而在C语言中,有些初学者用求余的方法来做这种运算,造成程序十分臃肿。下面这段程序仿照竖式除法来进行运算,速度超快。-Published in the current hex code into a BCD at law, in general, have adopted the method of shifting the sum of its calculati
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:1287
    • 提供者:高先生
  1. seven_seg_decoder

    0下载:
  2. ITS A verilog HDL code for seven segment display .. on different FPGA there are seven segment displays available .. any number from 0 to 9 can be displayed on it .. using this decoder a BCD input is required .. that would be decoded to seven segment
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:739
    • 提供者:hassan
  1. bitbcdadder

    0下载:
  2. bcd adder implemented in three models of vhdl
  3. 所属分类:File Formats

    • 发布日期:2017-04-07
    • 文件大小:59866
    • 提供者:sathishkumar
« 1 2 3 4 56 7 8 9 10 ... 48 »
搜珍网 www.dssz.com