卷积码，并行编码，FPGA，通过了测试验证-CC Code， Parallel Coding， FPGA

8位单片机与DS18B20并行双向通信。 Quartus II 8.1项目工程文件. 主源程序文件为DS18B20.v,里面有详细注解。 例子： DS18B20 数据地址 0xf000（ROM=0） DS18B20 ROM指令地址 0xf001（ROM=1） 外部电源供电且只有一DS18B20的读取法： 发送CC到0xf001, 等待busy=0说明器件已准备好, 读0xf001的Bit1=1说明存在器件,Bit0=1为控制忙(可以省略此步） 发送44

tài liệ u này mình up lên các bạ n tham khả o nhan, nế u có sai sót mong mọ i ngư ờ i góp y

802.16d 的卷积编码和解码的VHDL实现-802.16d cc encoding and decoding,writing in VHDL