搜索资源列表
fdpll
- 简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。-simple configurable dpll VHDL code. Clock Recovery for the jitter filtering is a very good result, but can pll configuration parameters of the series.
ClockProject
- 同步显示系统时间的时钟，并有去抖动的功能．下载后可直接运行，vc＋＋６.０编写-synchronous display system time clock, and jitter to the function. Can be downloaded directly operation, vc + +6.0 prepared
test8m
- 实现功能： 1.使用T0中断，对LED进行2ms一次的动态扫描 2.使用T1中断，0.5ms一次作Beep的驱动 3.实现时钟的功能 4.实现UART的中断发送功能 5.用两个按键调整时钟，有去抖动能力，一个为调整设置键，另一个为加一键 6.调整时钟时，按键有BEEP提示，且LED有闪动提示，无按键10秒后自动恢复正常显示-achieve functions : 1. Interruption of the use of T0, LED right for a 2 ms
grew
- 为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果。理论和实验证明 ,该系统既可作为测量 DVD Jitter 的硬件电路设计的参考 ,也可作 为软件设计的工具。-DVD to the Jitter measurement, the burning need
Jitter
- The code summerize how to calculate the jitter (RMS) with the incoming signals, such as optical communications and clock and date recovery circuit
edm3jitrpll
- Jitter is extremely important in systems using PLL-based clock drivers. The effects of jitter range from not having any effect on system operation to rendering the system completely non-functional. This application note provides the reader wi
TDSJIT3_Analysis
- Tetronix clock/data jitter analysis guide
xiaodou
- 一个键盘的消抖动电路。采用了硬件形式的，同时也键入了微分环节，可以将输出的脉冲降为一个时钟周期。-A keyboard eliminate jitter circuit. Used forms of hardware, but also type of differential link pulse output can be reduced to one clock cycle.
InterruptKeyboard
- 在这个实例中，模拟了按键唤醒功能。单片机通常在空闲的时候处于休眠状态，直到用户通过按键操作它时，才醒过来全速运行。另外此例讨论了编写键盘程序时的另一个重要问题：去抖动。 //硬件环境：ATmeg48 单片机，CPU时钟1MHz //软件环境：ICC AVR6.3以上-In this case, the simulation of the wake-up function keys. Single-chip idle time usually dormant until the user
pingpang
- 本实验设计一个简单的乒乓球游戏机。它可由两个人进行游戏，游戏规则如下： 1．过早击球，对方获胜。 2．每次击球，若球飞出界外，对方获胜。 实验用6个状态代表乒乓球的运动轨迹，2个输出信号指示获胜方，2个输入信号代表双方的球拍，1个复位信号用于复位和准备发球。输入信号击球低有效。因为一般的开关在大约20ms内信号不稳定，存在所谓“开关抖动“，会产生多个脉冲影响电路的正常工作。所以含开关输入的设计需要作防抖处理，在本实验中可以用2Hz时钟采样击球信号实现防抖。 -The exp
key-dejitter
- 按键去抖模块，避免按键抖动引起的系统误操作。FPGA时钟频率25.000MHZ-Key de-jittering module to avoid system misoperation caused by key-jitter. FPGA clock frequency 25.000MHZ
key_xiaodou
- 本例中用状态机实现了消抖电路： 端口描述：clk 输入检测时钟；reset 复位信号；din 原始按键信号输入； dout 去抖动输出信号。-In this case the state machine used to achieve the elimination shake circuit: Ports Descr iption: clk input test clock reset reset signal din original key signal input dout t
BandpassSignalGen
- generation of wideband high dynamic range analog signal for area-efficient MADBIST, especially for the on-chip testing of wireless communication IF digitizing sigma–delta modulator chip. Via increasing the order of the one-bit bandpass sigma–delta m
Jitter-and-clock-recovery-for-periodic-traffic-in
- Jitter and clock recovery for periodic traffic in broadband packet networks
Aer
- 一种改进的时钟定时抖动估计方法An improved estimation of clock timing jitter-An improved estimation of clock timing jitter
FPGA-Muti-clock
- FPGA 或者CPLD多时钟设计指南，如何使得多时钟设计时候减少抖动，噪音等-FPGA or CPLD clock design guide, how to make multi-clock design time to reduce jitter, noise, etc.
low-jitter-Clock-IC
- 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片.-Each of the digital system is the reason why the normal work accurately based on the its heart- clock sequ
clickme5.18
- 软件功能简介 1、本软件主要功能是基于IP地址做一个局域网扫描工具，扫描局域网主机在线信息及其相关主机名，MAC，工作组等信息。 2、扫描本机进程连接信息，列出连接的程序名及其远程IP等信息。 3、还有两个小功能，抖动和标题栏实时时钟的显示。-Software Features 1, the main function of this software is to make a local area network based on the IP address of the
AD9883 iic_v1.0_for_sim
- 程序用于配置AD9883芯片寄存器，采用iic协议。 FEATURES Industrial Temperature Range Operation 140 MSPS Maximum Conversion Rate 300 MHz Analog Bandwidth 0.5 V to 1.0 V Analog Input Range 500 ps p-p PLL Clock Jitter at 110 MSPS 3.3 V Power Supply Full Sync Proces
ADC_JITTER_ENOB_SNR
- matlab历程，用来计算高速ADC时钟jitter和有效位数之间的关系(The matlab procedure is used to calculate the relationship between the high speed ADC clock jitter and the effective digit)