CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - clock nios

搜索资源列表

  1. lcd.rar

    0下载:
  2. Nios II驱动ocmj4X8c液晶的程序 时钟50M,Nios II-driven process ocmj4X8c LCD clock 50M
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.28kb
    • 提供者:刘毅冰
  1. CLOCK

    1下载:
  2. 文通过ALTERA公司的quartus II软件,用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为:计时功能,24小时制计时显示;通过七段数码管动态显示时间;校时设置功能,可分别设置时、分、秒;跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
  3. 所属分类:Other systems

    • 发布日期:2017-03-22
    • 文件大小:178.25kb
    • 提供者:张保平
  1. ds1302

    1下载:
  2. 这是一个使用了DS1302的电子时钟C程序,文档里含有DS1302的操作说明资料,以及PROTEUS仿真,例外还有一个外加LCD显示和温度检测的程序-This is a DS1302 using the electronic clock C procedures DS1302 document contains information on the operating instructions, as well as the PROTEUS simulation, with the except
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:1.25mb
    • 提供者:liuwei
  1. 15NIOSIIclock

    0下载:
  2. nios num clock verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:370.03kb
    • 提供者:dan
  1. NIOS_I2C_SD2405

    0下载:
  2. 基于NIOS的I2C总线,SD2405实时时钟芯片读写代码。-I2C-bus based NIOS, SD2405 real-time clock chip to read and write code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:6.59kb
    • 提供者:ZZ
  1. NIOS_I2C_SD2405_AT24C128

    0下载:
  2. 基于NIOS的I2C总线,AT24C128和SD2405实时时钟芯片混合编程驱动。在I2C地址选择处有经典用法!-I2C-bus based NIOS, AT24C128, and SD2405 hybrid programming driven real time clock chip. I2C address selection in the Department has the classic usage!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:6.89kb
    • 提供者:ZZ
  1. nios_shi

    0下载:
  2. 由nios ii实现的,用cfi flash与SDRAM共同实现的电子数字时钟,基于sopc的嵌入式代码,所用软件都是9.0版本的,包括quartus ii9.0 和nios ii9.0-Achieved by the nios ii, together with the cfi flash with SDRAM to achieve the electronic digital clock, based on sopc embedded code, the software is versio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.13mb
    • 提供者:liyu
  1. nios_dds

    0下载:
  2. 采用Altera的NIOS内核,配合独立的累加器,实现了正弦波,三角波,锯齿波和方波的DDS产生电路,系统时钟最高可达120MHz,配合高速DAC,可产生最高约40MHz左右的波形-Using Altera' s NIOS core, with a separate accumulator, to achieve a sine wave, triangle wave, sawtooth and square wave generation circuit DDS system clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.97mb
    • 提供者:Tomy Lee
  1. digitalelectricalclockdesignbasedonNIOSII

    0下载:
  2. :以NiosⅡ Cyclone EPIC20F400C7开发板为硬件平 台,利用 Ouartus II、SOPC Builder和 NiosⅡIDE软件设计来实 现一个基于 SOPC的多功能数字电子钟-: The Nios Ⅱ Cyclone EPIC20F400C7 development board as the hardware platform, using Ouartus II, SOPC Builder and Nios Ⅱ IDE to implement a softwar
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:217.23kb
    • 提供者:裴蕾
  1. 110819_1

    0下载:
  2. 基于sopc的lcd时钟,开发工具为nios ii和quartus ii9.0-Based on sopc the lcd clock, development tools for the nios ii and quartus ii9.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:5.97mb
    • 提供者:
  1. tlc7528

    0下载:
  2. 基于NIOS核,实现对TI的tlc7528时钟芯片进行操作,实现计时-Based on NIOS core, TI s tlc7528 achieve clock chip operation, to achieve timing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.2mb
    • 提供者:郎平
  1. IS61WV51232BLL

    0下载:
  2. 这是SRAM-IS61WV51232BLL在NIOS软核应用下的读写时许代码。-This is SRAM-IS61WV51232BLL under NIOS soft-core application code reader o' clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.9kb
    • 提供者:谭松清
  1. rtc

    0下载:
  2. NIOS II下进行RTC实时时钟的开发,比较有难度的知识点: 1. PIO的深度应用; 2. C语言中函数指针的应用; 3. DS1302的驱动编写; 4. C语言中程序的模块化书写方式; -NIOS II development for the next RTC real time clock, have more knowledge of difficulty: . 1 PIO depth application 2 Application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.27mb
    • 提供者:赵莉
  1. Nios_Clock

    0下载:
  2. FPGA平台下基于Nios II的数字闹钟的源程序,从DS1302读取时钟数据,在LCD12864上显示出来,按键控制闹钟设定,蜂鸣器闹铃。-Digital clock Nios II source program based on the FPGA platform, clock read data from the DS1302, in the LCD12864 display, keyboard control alarm, buzzer alarm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12.04mb
    • 提供者:光速不变
  1. clock-for-nios

    0下载:
  2. 基于niosⅡ的数字钟设计,适用于多种FPGA的开发板,修改管脚可移植。-NiosⅡ digital clock design is based on, for a variety of FPGA development board, modify pin portable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:412.75kb
    • 提供者:李悦
搜珍网 www.dssz.com