CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - dds.r

搜索资源列表

  1. TheApplicationStudyofHighCapabilityDDSchipAD9852.r

    0下载:
  2. 【摘要】本文介鲴了一种高性能DDS芯片一AD9852应用的研究结果。谊合成嚣的DDS芯片选用AD公司最新推出的AD9852.其宽带杂散优于60dBe,频率捷变时间小于200ns。本文在讨论AD9852组成与功能的基础上,对其在攮率综合、波形合成扣踮颧通信系统中的应用进行了研究。 关键词:直接数字合成;杂散;混频;疏颧
  3. 所属分类:开发工具

    • 发布日期:2008-10-13
    • 文件大小:134111
    • 提供者:梅名
  1. BPSK Transmitter

    0下载:
  2. The basic parts of the BFSK transmitter are the preamble and the data input circuit. The preamble sequence is positioned in front of each packet of 122 bits for a total of 128 bits packet. The main purpose of the preamble is to facilitate the recepti
  3. 所属分类:邮电通讯系统

    • 发布日期:2011-03-18
    • 文件大小:31381
    • 提供者:publicxz
  1. fpgaandmcuand25h20.rar

    0下载:
  2. FPGA 和MCU的并口通信 及MCU和E2PROM(FM25H20)SPI通信    功能:FPGA对MCU的写(FPGA发给MCU的地址是写进E2PROM的地址 ,E2PROM中的数据是      FPGA发送的数据。)     FPGA对MCU的读(FPGA读取它发给MCU在E2PROM中存取的数据)     程序和图见附件   恳请高手指导  小弟急啊!,FPGA and MCU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:35103
    • 提供者:爱迪生法
  1. ad9850_dds

    0下载:
  2. 使用dds芯片ad9850制作信号源是我在大三做过的一个小创新实验,这是当时的源程序,已通过测试。-dds_ad9850_signal_generator
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:4613
    • 提供者:blite
  1. FPGA

    0下载:
  2. 针对MT9M111数字图像传感器,采用Cyclone系列 EP1C6Q240C6作为主控芯片,设计并实现了ITU-R BT.656视频数据的采集、色彩空间转换、DVI-I显示控制的数字视频转换系统。系统可以将传感器的输入图像以1280×960(60Hz)和 1280×1024(60Hz)格式输出到DVI-I显示器上,并具有图像静止功能,同时在系统空闲时,可以将系统设置为待机状态,来降低功耗。-Aimed at the digital image sensor MT9M111,used Cyclo
  3. 所属分类:Project Design

    • 发布日期:2017-03-27
    • 文件大小:228080
    • 提供者:将建
  1. 200M_DA_AD

    0下载:
  2. 自己编的,用FPGA实现软件DDS调幅。编程语言是VHDL。拿出来相互学习一下。-Own, and with FPGA AM DDS software. Programming language is VHDL. Look out to learn from each other.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:270981
    • 提供者:lixuedeng
  1. DDS

    0下载:
  2. 这是一个任意频率的正弦信号发生器,具有可改变输出信号频率,输出信号相位,任意转换输出信号类型(正弦、余弦、锯齿波、方波),屏幕可分别显示用户设定的信号频率与输出信号检测频率。-This is an arbitrary frequency sinusoidal signal generator, with can change the output signal frequency, the output signal phase, arbitrary conversion output sign
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1987774
    • 提供者:紫郢寒光
  1. transmitter_model_final

    0下载:
  2. 在BFSK发射机的基本部分是序言和数据输入电路。序言序列定位在每122位的数据包前一共有128位的数据包。序言的主要目的是协助接待,同时提供同步和数据包位。 数据输入电路主要由来自存储元件和卷积编码器与R = 1 / 2。因此,输入位必须被储存在一个临时内存,并在61位的存储区块分区。然后,卷积编码器,并增加了一倍位在邮件的末尾2位更多线索。阿多路可确保正确的序列,编码的比特之间的序言和选择,是传播到下一个阶段。 在下一阶段的发射器由两个直接器(DDS)数字合成器,以及一个用0和
  3. 所属分类:AI-NN-PR

    • 发布日期:2017-04-07
    • 文件大小:27729
    • 提供者:222
  1. FPGA(DDS)

    0下载:
  2. 采用FPGA来实现DDS,发出任意频率的三角波,方波或正弦波-Use FPGA to implement DDS, given any frequency triangle wave, square wave or sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:416378
    • 提供者:haha
  1. Doppler-signal-based-on-DDS-technology-Simulator.r

    0下载:
  2. 基于DDS技术的多普勒信号模拟器设计Doppler signal based on DDS technology Simulator-Doppler signal based on DDS technology Simulator
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-29
    • 文件大小:384491
    • 提供者:bala1234
  1. DDS-Firmware

    0下载:
  2. aTmega16做的简易信号发生器,能够产生正弦波、方波、三角波、锯齿波、反向锯齿波、心电图、噪声,频率范围 0 ~ 65534Hz,还有一个高速输出口能输出1, 2, 4 ,8MHz信号 振幅0-10V,直流偏置范围-5V~5V,频率步进1, 10, 100, 1000, 10000Hz,能够保存设置。 电路由AVR最小系统、R-2R电阻网络组成的DAC电路、LM358放大电路、按键、LCD显示构成。 熔丝:HIGH = 0×59 LOW = 0xCF-aTmega1
  3. 所属分类:SCM

    • 发布日期:2017-04-23
    • 文件大小:128277
    • 提供者:刘建华
搜珍网 www.dssz.com