CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 搜索资源 - digital clock works using verilog hdl

搜索资源列表

  1. digital-clock-

    0下载：
  2. 本代码采用verilog HDL语言编写。实现的是数字跑表计时功能-The code using verilog HDL language. Implementation is a digital stopwatch timer functions

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-24
    • 文件大小：161705
    • 提供者：西蟀
搜珍网 www.dssz.com