CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - miller verilog

搜索资源列表

  1. miller

    0下载:
  2. miller码编码模块的verilog程序,修正miller码编码模块的程序,完成miller码编码模块功能。-miller module verilog coding procedures, the amendment procedures miller coding module to complete the miller coding module function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1598
    • 提供者:cy
  1. Miller_encode

    0下载:
  2. 详细介绍了副载波Miller码的编码,采用verilog的编码方式。-Miller introduced the sub-carrier code encoding, the encoding using verilog.
  3. 所属分类:Compiler program

    • 发布日期:2017-03-26
    • 文件大小:824
    • 提供者:kevin
  1. miller

    0下载:
  2. 用ISE编写的VERILOG语言的米勒解码器的检测部分,检测四种解码信号。程序通过综合,但是仿真结果有点偏差,欢迎高手指点。-ISE prepared with VERILOG language detection decoder Miller of the four decoder signal detection. Procedures through an integrated, but the simulation results is biased and expert advice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:38226
    • 提供者:kinki
  1. state

    0下载:
  2. 米勒解码器的状态转换模块。用verilog语言编写,ISE为开发环境-Miller decoder module of the state transition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:274894
    • 提供者:kinki
  1. out

    0下载:
  2. verilog语言编写的米勒解码的输出模块加仿真波形正确了-Miller verilog language decoder output waveform simulation module plus correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:234937
    • 提供者:kinki
  1. state

    0下载:
  2. verilog语言编写的miller解码的状态转换模块,这个是仿真成功了的-verilog language miller decoding module state transition, this is the successful simulation of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:275263
    • 提供者:kinki
  1. t4

    0下载:
  2. Explain the very good teaching Ve failed to translate miller overall lack of success of verilog language miller decoding Miller verilog language decoder o 4 Multiplier VHDL language design DRAM Controller verilog file
  3. 所属分类:Editor

    • 发布日期:2017-03-28
    • 文件大小:2109
    • 提供者:xxxx
  1. a-newmiller

    0下载:
  2. 一种改进的RFID中的密勒解码方法 使用verilog-RFID in an improved decoding method using verilog Miller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-04
    • 文件大小:655360
    • 提供者:wangtong
  1. Mstateei

    0下载:
  2. 米勒解码器的状态转换模块。用verilog语言编写写,ISE为开发环境 ,经测试可直接使用。 -Miller decoder state transition module. Verilog language writing, ISE development environment has been tested and can be used directly.
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-16
    • 文件大小:275594
    • 提供者:guowai
  1. miller

    0下载:
  2. verilog miiller编解码,包含test banch文件-verilog miiller codecs, including test banch file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2150
    • 提供者:Sichengkiu
  1. PCD encoder

    1下载:
  2. ISO14443 A PCD encoder for RFID chip design verification. Verilog code
  3. 所属分类:VHDL编程

搜珍网 www.dssz.com