CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - real time clock vhdl

搜索资源列表

  1. DS1307_LCD.通过IIC总线读写实时时钟DS1307

    1下载:
  2. 通过IIC总线读写实时时钟DS1307,并把时、分、秒显示在12864液晶屏上,用的CycloneII EP2C8,Quartus环境,Through the IIC bus read and write real-time clock, DS1307, and the hours, minutes and seconds displayed on the LCD screen on the 12864, used CycloneII EP2C8, Quartus environment
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-09
    • 文件大小:1311659
    • 提供者:iversn
  1. serial

    0下载:
  2. -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 --制器,10个bit是1位起始位,8个数据位,1个结束 --位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 --现相应的波特率。程序当前设定的div_par 的值是0x104,对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:65639
    • 提供者:johnson
  1. clock

    0下载:
  2. 用VHDL语言写的实时时钟 用数码管显示 基于的控制芯片是EP1C6Q24C08-VHDL language used to write the real-time clock with digital display are based on the control chip EP1C6Q24C08
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:353056
    • 提供者:周到
  1. fpga.fifo

    1下载:
  2. 异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构,使得系统具有良好的可扩充性。-Asynchronous FIFO is an important module which always used to absorb the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:82017
    • 提供者:雷志
  1. vclock

    0下载:
  2. developing the real time clock using vhdl
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-14
    • 文件大小:4111
    • 提供者:ravi
  1. ds32c35

    0下载:
  2. ds32c35是dalas生产的实时时钟(RTC)芯片,本程序(在EP2C8Q208C8N上调试通过)在FPGA上构建I2C接口于此时钟芯片通信。可以在LED上动态实时显示时间。利用本程序也可以改编成高精度实时时间测量的程序-ds32c35 is produced by dalas real-time clock (RTC) chip, this program (in the EP2C8Q208C8N debugging via) in the FPGA built this clock ch
  3. 所属分类:Other systems

    • 发布日期:2017-05-15
    • 文件大小:3898648
    • 提供者:mn
  1. DigitalClock

    0下载:
  2. 该数字钟,采用VHDL语言编写,具有即时,跑表,调时,调分,闹铃等功能,另外还可以增加一些功能,例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1327395
    • 提供者:fushibin
  1. rtc

    0下载:
  2. real time clock using spartan3e fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:787955
    • 提供者:ravikiran
  1. Counter-60

    0下载:
  2. In this example, counter 60 is implemented as part of the real time clock time electronic clocks. Done in the platform mentor Graphics and describes in the VHDL code. This counter has a role to the front edge of every 60 clock sends a signal followin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3956649
    • 提供者:Milos
  1. RTC

    0下载:
  2. Implementation of Real Time Clock in VHDL coding. It can be implemented in XILINX305E FPGA kit.
  3. 所属分类:Project Design

    • 发布日期:2017-04-12
    • 文件大小:1045
    • 提供者:VINOTH R
  1. VHDL--PCF8563T

    0下载:
  2. I2C实践,-PCF8563T实时时钟vhdl语言-I2C practice,-PCF8563T real-time clock vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:797210
    • 提供者:刘胜毅
搜珍网 www.dssz.com